[发明专利]一种可控制静态电流限流加速保护电路

权利要求书

1.一种限流加速保护电路，其特征在于，所述电路包括：一主限流电路、一预判断过流电路(A)、一限流环路切换电路(B)、一静态电流控制切换电路(C)和一低电阻通道电路(D)；预判断过流电路(A)包括三个端口，端口一与电压输出端(VOUT2)连接，端口二分别与主限流电路的第一PMOS晶体管(P1)和第二PMOS晶体管(P2)的栅极连接，预判断过流电路(A)的端口二分别连接到主限流电路的运算放大器(OP2)的输出端和低电阻通道电路(D)的端口十，端口三分别与限流环路切换电路(B)的端口六和静态电流控制切换电路(C)的端口七相连接，预判断过流电路(A)的端口三同时与低电阻通道电路(D)的端口九相连接；限流环路切换电路(B)的端口四连接于主限流电路的第五PMOS晶体管(P5)的漏极和第三电流源(ISET2)之间，限流环路切换电路(B)的端口五与主限流电路的运算放大器(OP2)的正极输入端相连，限流环路切换电路(B)的端口六还与静态电流控制切换电路(C)的端口七相连；静态电流控制切换电路(C)的端口八与主限流电路的运算放大器(OP2)的端口零连接；低电阻通道电路(D)的端口十分别与主限流电路的第一PMOS晶体管(P1)和第二PMOS晶体管(P2)的栅极连接，端口十还与预判断过流电路(A)的端口二以及主限流电路的运算放大器(OP2)的输出端连接，低电阻通道电路(D)的端口十一连接于第一电源输入端(VIN1)。

2.根据权利要求1所述的电路，其特征在于，主限流电路包括第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、第三PMOS晶体管(P3)、第四PMOS晶体管(P4)、第五PMOS晶体管(P5)、第一电流源(I1)、第二电流源(I2)、第三电流源(ISET2)、运算放大器(OP2)以及负载(LOAD2)。

3.根据权利要求2所述的电路，其特征在于，第一PMOS晶体管(P1)和第二PMOS晶体管(P2)栅极相连于共栅极(V2)，共栅极(V2)同时连接于运算放大器(OP2)的输出端以及预判断过流电路(A)的端口二，同时共栅极(V2)连接于低电阻通道电路(D)的端口十；第二PMOS晶体管(P2)的漏极是电压输出端(VOUT2)，连接负载(LOAD2)；第三PMOS晶体管(P3)和第四PMOS晶体管(P4)同样是栅极相连接；第三PMOS晶体管(P3)的源极连接于第一PMOS晶体管(P1)的漏极，第四PMOS晶体管(P4)的源极连接于第二PMOS晶体管(P2)的漏极；第三PMOS晶体管(P3)的源极还连接于第五PMOS晶体管(P5)的源极；第一电流源(I1)连接于第三PMOS晶体管(P3)的漏极，第二电流源(I2)连接于第四PMOS晶体管(P4)的漏极；第五PMOS晶体管(P5)的漏极与第三电流源(ISET2)相连，并且第五PMOS晶体管(P5)的漏极与第三电流源共同连接于限流环路切换电路(B)的端口四，第五PMOS晶体管(P5)的栅极分别与第四PMOS晶体管(P4)的漏极和第二电流源相连；第三PMOS晶体管(P3)的栅极和漏极相连；第一PMOS晶体管和第二PMOS晶体管的栅极连接于第一电源输入端(VIN1)；运算放大器(OP2)的负极输入端与外接参考电压源(VREF2)相连。

4.根据权利要求1所述的电路，其特征在于，预判断过流电路(A)包括第十一PMOS晶体管(P11)、第十二PMOS晶体管(P12)、第十三PMOS晶体管(P13)、电阻R1、第五电流源(I5)、第六电流源(I6)、第七电流源(I7)和第一NMOS晶体管(N1)。