[发明专利]存储器系统、用于控制存储器系统的方法和信息处理设备

说明书

技术领域

本发明涉及存储器系统、用于控制存储器系统的方法、以及信息处理设备，特别地涉及由多个处理器存取的存储器系统、用于控制该系统的方法、以及使用该系统的信息处理设备。

背景技术

近来，信息处理设备向除了CPU（中央处理单元）的专用处理器，诸如负责图像处理的GPU（图形处理单元）和负责音频和图像数据的数据压缩和扩展的编解码器（编码器/解码器），分配特定类型的计算。以该方式，可以加速信息处理。

图11示出包括这样的专用处理器的传统信息处理设备的配置示例。如图11中所示，传统信息处理设备300包括主要配置有CPU304a的主系统304和主要配置有子处理器306a的子系统306，子处理器306a是诸如GPU或编解码器的专用处理器。主系统304连接到主存储器308，并且CPU304a经由主系统总线304b和存储器控制器304c存取主存储器308。子系统306连接到专用于子系统306的子存储器310，并且子处理器306a经由子系统总线306b和存储器控制器306c存取子存储器310。总线桥（未示出）提供在主系统总线304b和子系统总线306b之间。

发明内容

典型地，主系统304可以以高运行速度操作，并且具有窄数据总线宽度。另一方面，子系统306具有宽数据总线宽度，但是以低运行速度操作。因为该状况，在主存储器308和子存储器310之间运行频率和数据总线宽度中典型地存在显著差别。结果，传统信息处理设备300需要若干不同种类的存储器，使得难以降低组件成本。此外，分别要求主系统304和主存储器308之间的布线以及子系统306和子存储器310之间的布线，而这增加了生产成本。

鉴于以上已经构思了本发明的一个或多个实施例，其目标是提供一种能够降低成本的存储器系统、用于控制该存储器系统的方法、以及使用该存储器系统的信息处理设备。

一种根据本发明实施例的存储器系统，包括：通过地址总线、数据总线和控制总线相互电连接的多个存储器芯片，其以堆叠排列布置，并且在堆叠方向通过多个存储器芯片延伸；以及存储器控制器，连接到多个处理器，并且连接到地址总线、数据总线和控制总线，还连接到用于将芯片选择信号输出到所述多个存储器芯片的每个的芯片选择信号线。存储器控制器将来自每个处理器的地址信号变换为一组芯片选择信号和地址信号，其输出到地址总线以便在每个处理器和每个存储器芯片之间中继数据的输入和输出。

存储器控制器可以布置在所述多个存储器芯片上。

所述多个处理器的至少一个的数据总线的宽度可以不同于所述多个存储器芯片的数据总线的宽度。在该情况下，存储器控制器可以将所述多个处理器之一的数据信号变换为具有与所述多个存储器芯片之一的数据总线相同宽度的数据信号。

所述多个存储器芯片的每个可以被分配给所述多个处理器之一。在该情况下，存储器控制器可以顺序存取所述多个存储器芯片的每个。可替代地，存储器控制器可以响应于来自所述多个处理器的存取请求存取所述多个存储器芯片的每个。

一种根据本发明实施例的用于控制存储器系统的方法是用于控制这样的存储器系统的方法，所述存储器系统包括：通过地址总线、数据总线和控制总线相互电连接的多个存储器芯片，其以堆叠排列布置，并且在堆叠方向通过所述多个存储器芯片延伸；以及存储器控制器，连接到多个处理器，并且连接到所述地址总线、所述数据总线和所述控制总线，并且进一步连接到用于将芯片选择信号输出到所述多个存储器芯片的每个的芯片选择信号线。存储器控制器将来自每个处理器的地址信号变换为一对芯片选择信号和地址信号，其输出到所述地址总线，以便在每个处理器和每个存储器芯片之间中继数据的输入和输出。

一种根据本发明实施例的信息处理设备，包括：多个处理器；通过地址总线、数据总线和控制总线相互电连接的多个存储器芯片，其以堆叠排列布置，并且在堆叠方向通过所述多个存储器芯片延伸；以及存储器控制器，连接到所述多个处理器的每个，并且连接到所述地址总线、所述数据总线和所述控制总线，并且进一步连接到用于将芯片选择信号输出到所述多个存储器芯片的每个的芯片选择信号线。所述存储器控制器将来自每个处理器的地址信号变换为所述芯片选择信号和所述地址信号，其输出到所述地址总线，以便在每个处理器和每个存储器芯片之间中继数据的输入和输出。

附图说明

在附图中：

图1是图示根据本发明实施例的信息处理设备的电路结构的图；

图2示出根据本发明实施例的信息处理设备的外部立体视图；