[发明专利]半导体器件制造方法

说明书

相关申请的交叉引用

于2012年3月21日提交的第2012-063630号日本专利申请的公开内容(包括说明书、附图和摘要)通过引用而整体结合于此。

技术领域

本发明涉及一种半导体器件制造方法，并且具体地涉及一种应用于包括闪存的半导体器件的半导体器件制造方法，该闪存具有分裂栅极MONOS结构。

背景技术

闪存广泛用作非易失性半导体存储器。一类这样的闪存是使用分裂栅极(splite-gate)MONOS(金属-氧化物-氮化物-氧化物-硅)结构的闪存。在这一类闪存中的每个存储器单元晶体管中，单独提供用于操作存储器单元的存储器栅极电极和用于选择存储器单元的控制栅极电极。在控制栅极电极的侧壁之上以侧壁形状形成存储器栅极电极，而在它们之间插入用于保持电荷的绝缘膜。

接着将给出对具有分裂栅极MONOS结构的闪存的操作例子的描述。通过所谓的SSI(源极侧注入)方法执行写入操作。也就是说，通过向紧接位于存储器栅极电极以下的保持电荷的绝缘膜中注入热电子来执行写入操作，这些热电子是通过加速从漏极区域流向源极区域的电子来生成的。通过向保持电荷的绝缘膜中注入热电子来增加存储器栅极电极的阈值电压。

另一方面，使用带到带隧道现象(BTBT擦除)来执行擦除操作。也就是说，通过向保持电荷的绝缘膜中注入在紧接位于存储器栅极电极以下的存储器源极区域的端部附近生成的空穴来执行擦除操作。通过注入空穴来减少已经通过注入热电子而增加的存储器栅极电极的阈值电压。

在读取操作中，作为阈值电压，向存储器栅极电极施加在存储器栅极电极在写入状态中的阈值电压与存储器栅极电极在擦除状态中的阈值电压之间的中间电压以由此确定存储器栅极电极是在写入状态还是擦除状态中。各自公开这一类闪存的文献包括专利文献1和2。

[有关技术文献]

[专利文献]

[专利文献1]

公开号为2011-119331的日本待审专利

[专利文献2

公开号为2011-49580的日本待审专利

发明内容

在具有分裂栅极MONOS结构的闪存中，存储器栅极电极的存储器栅极长度影响擦除特性。存储器栅极长度是指存储器栅极电极的与半导体衬底的用作沟道的区域重叠的部分在栅极长度方向上的长度。

当存储器栅极长度短时，可能扩散在擦除操作中向保持电荷的绝缘膜中注入的空穴。因而，已经通过注入空穴来减少的存储器栅极电极的阈值电压由于已经扩散和耗散的空穴而相应地增加，从而造成闪存的不稳定操作。

为了防止这一点，已经进行尝试以进一步增加存储器栅极电极的厚度并且保证用于存储器单元晶体管的充分存储器栅极长度，从而造成其中布置闪存的区域所占用的面积增加的问题。

本发明的其它问题和新颖特征将从本说明书和附图中的陈述中变得清楚。

根据一个实施例的一种半导体器件制造方法包括以下步骤：使用偏移间隔物作为掩模，向第一元件形成区域的第一区域中注入预定杂质以形成预定传导性类型的杂质区域，第一区域位于在其上形成第一栅极电极和第二栅极电极中的第二栅极电极的一侧上；并且去除偏移间隔物。

根据另一实施例的一种半导体器件制造方法包括以下步骤：与主表面倾斜地向第一元件形成区域的第一区域中注入预定杂质而又在从第二栅极电极的上部朝着其下部的方向上从第二栅极电极的侧壁逐渐移开以形成预定传导性类型的杂质区域，第一区域位于在其上形成第一栅极电极和第二栅极电极中的第二栅极电极的一侧上。

按照根据一个实施例的半导体器件制造方法，有可能稳定半导体器件的操作而不增加由此占用的面积。

按照根据另一实施例的半导体器件制造方法，有可能稳定半导体器件的操作而未增加由此占用的面积。

附图说明

图1是示出根据每个实施例的半导体器件的布局例子的平面图；

图2是示出根据实施例1的半导体器件中的存储器单元晶体管的结构的截面图；

图3是示出用于实施例1中的半导体器件制造流程的图；

图4是示出实施例1中的半导体器件制造方法的步骤的截面图；

图5是示出实施例1中的在图4中所示步骤之后执行的步骤的截面图；

图6是示出实施例1中的在图5中所示步骤之后执行的步骤的截面图；

图7是示出实施例1中的在图6中所示步骤之后执行的步骤的截面图；

图8是示出实施例1中的在图7中所示步骤之后执行的步骤的截面图；