[发明专利]形成半导体器件的方法

说明书

技术领域

本发明主要涉及半导体器件，并在具体实施例中，涉及三维（3D）集成电路及其形成方法。

背景技术

半导体器件在许多电子方面和其它应用中使用。半导体器件包括在半导体晶圆（wafer）上形成的集成电路。

半导体器件通过在半导体工件或晶圆上方沉积多种不同类型的材料层，并使用光刻（lithography）对各种材料层图案化而制造。材料层通常包括导电、半导电和绝缘材料的薄膜，这些材料被图案化并被蚀刻从而形成集成电路（IC）。例如，可以有形成在单个晶片（die）或芯片上的多个晶体管、存储器件、开关、导线、二极管、电容器、逻辑电路和其它电子部件。

在集成电路制造之后，从晶圆上单个化（分离，singulated）得到单独的晶片，且通常地，晶片被封装。多年以来，最常见的封装晶片的方式是水平放置在单独的塑料或陶瓷封装内。可替换地，多个晶片可以在单个封装中水平地封装，形成一多芯片模块。可在晶片的终端或结合垫上进行电连接，例如使用非常小股的线来进行电连接，所述线被导引到封装的引脚。

具有更高性能的较小IC的需求已导致芯片上系统型（system-on-a-chip）器件的发展，其中芯片的部分用于存储器，且其它部分用于逻辑电路或其它类型电路。然而，由于不同电路制造技术的集成问题，可能难以制造具有多种类型电路的IC。

半导体工业的一个趋势是朝向三维集成电路（3D-IC）发展，例如其中，两个或更多个芯片或晶圆堆叠并竖直地集成。电路的一些部分在不同的晶圆上制造，且晶圆或晶片用胶层（诸如基于铜或聚合物的粘合剂）结合在一起。不同类型的电路（作为例子，例如为存储器和逻辑电路）可单独地制造并然后竖直地附接，这可以相比于在单个晶圆上将两个电路技术组合于芯片上系统型器件中来说更便宜并更易于制造。3D-IC预计未来用于低功率高速应用，因为导通路径可以通过电路之间的竖直电连接而被缩短，这使得功耗低且速度高。

半导体器件制造商不断努力提高其产品性能，同时降低制造成本。由于相关的设计和制造挑战，3D封装在半导体器件制造中是成本密集型领域。

发明内容

通过本发明说明性实施例，这些和其它问题被总体上解决或规避，并且总体上实现技术优点。

根据本发明的实施例，一种形成半导体器件的方法包括：堆叠第一晶圆和第二晶圆；以及在第二晶圆堆叠有第一晶圆的同时，形成延伸通过第二晶圆的贯穿孔。该方法进一步包括通过用导电材料填充贯穿孔形成贯穿过孔。

根据本发明的另一个实施例，一种形成半导体器件的方法包括：提供第一再造晶圆，该第一再造晶圆包括嵌入在第一封装物内的第一多个晶片；以及提供第二再造晶圆，第二再造晶圆包括嵌入在第二封装物内的第二多个晶片。该方法进一步包括堆叠第一再造晶圆和第二再造晶圆，并形成延伸通过第二再造晶圆的贯穿过孔。在第一再造晶圆保持堆叠有第二再造晶圆的同时，形成该贯穿过孔。

根据本发明的另一个实施例，一种形成半导体器件的方法包括将第一晶圆单个化成第一多个晶片；以及在包括第二多个晶片的第二晶圆上附接第一多个晶片。该方法进一步包括，在第二晶圆上附接第一多个晶片之后，形成延伸通过第一多个晶片中的晶片的贯穿过孔。

上述已经较广泛地概述了本发明实施例的特征，以便可以更好地理解如下的本发明的详细描述。本发明实施例的其它特征和优点将在下文描述，其形成本发明的权利要求主题。本领域那些技术人员应该理解，公开的概念和具体实施例可易于用作用于修改或设计用于实施本发明相同目的其它结构或过程的基础。本领域那些技术人员也应该意识到，这类等同构造不背离权利要求所述的本发明精神和保护范围。

附图说明

为了更完整地理解本发明及其优点，现参考结合附图的以下描述，附图中：

图1-4描述了根据本发明实施例的形成具有贯穿衬底过孔的堆叠半导体晶片的方法；

图5-7示出了形成堆叠半导体器件的可替换实施例，所述堆叠半导体器件利用背对背（back-to-back）接合形成并具有用于互连晶片的贯穿过孔；

图8-11示出了形成具有贯穿过孔的堆叠半导体器件的可替换实施例；

图12-22示出了堆叠半导体器件的制造，所述堆叠半导体器件包括互相堆叠的并使用贯穿衬底过孔连接的多个扇出型（fan-out）封装；

图23A和23B示出了形成具有多个堆叠晶片的3D集成扇出型封装的进一步实施例；