[发明专利]一种存储器的编写方法和装置

说明书

技术领域

本发明涉及电子领域，尤其涉及一种存储器的编写方法和装置。

背景技术

在各种电子技术快速发展和电子市场高速扩大的今天，存储器的需求量迅猛增长。在众多存储器类型中，NOR型闪存由于具有随机读写速度快，可靠性能高等优点，被广泛的应用于各种电子设备，如移动产品，汽车电子等。从1988年发展至今，NOR型闪存技术紧跟市场发展需求也在不断地进步更新，不仅容量日益增大，可靠性能越来越高，随机读写速度也越来越快。

对于存储器来说，每一个单元cell对应一根字线word line和一根位线bit line。如果要对一个cell进行program(编写)，就是对读信号WL加一个高压，对位信号BL加一个特定电压。比如图1所示的排列成3行3列的9个cell，第一行的cell接收WL<n+1>，第二行的cell接收WL<n>，第三行的cell接收WL<n-1>，左起第一列的cell接收BL<n-1>，第二列的cell接收BL<n>，第三列的cell接收BL<n+1>。

目前的设计方案中，主要是对一个字word(16bits)或者一个字节byte(8bits)进行program，每一个word都需要进行verify(校验)、program(16根位线根据编程数据program data加相应高压或者低压)和verify的过程。缺点是对于连续的多个地址的写入数据将是重复多个单地址的操作，浪费了大量的verify和program时间。

而随着各种电子设备的系统功能复杂化，现代处理器速度的不断增加，对存储器进行频繁读写成了最基本的操作，存储器的编写速度越来越影响整个处理器的速度，因此读写速度在实际应用中成为衡量NOR型闪存越来越重要的性能指标。越来越多地厂商迫切需要提高存储器的擦写速度，所以需要改善现状。

发明内容

本发明要解决的技术问题是如何提高存储器的编写速度。

为了解决上述问题，本发明提供了一种存储器的编写方法，包括：

输入写缓冲器的指令，将缓冲器中的数据清零；

将存储器中N个单元的地址及各地址对应的编写数据写进缓冲器；其中N为正整数；

根据缓冲器中的编写数据对所述N个单元并行进行校验及编写；其中，所述对任一个单元编写是指：将所述缓冲器中对应于该单元的地址的编写数据写入该单元。

进一步地，N为64或128。

进一步地，所述输入写缓冲器的指令的步骤前还包括：

当一个或多个地址内数据出现错误时，重新载入所述一个或多个地址、以及该一个或多个地址的编写数据到所述缓冲器；

当所有数据确认无误后，执行所述输入写缓冲器的指令的步骤。

进一步地，所述根据缓冲器中的编写数据对所述N个单元并行进行校验及编写的步骤包括：

S1、分别将缓冲器中各编写数据与该编写数据对应地址上的单元里的数据进行比较，得到与N个单元的地址一一对应的N个比较结果；当编写数据与单元里的数据相同时、或单元已经被编写过时，所述比较结果为1；

S2、将所述N个比较结果作为所对应地址的编写数据覆盖所述缓冲器中原先的编写数据；判断所述缓冲器内的编写数据是否全部为1；如果是则结束；如果不是，则分别将缓冲器中每个为0的编写数据写入该编写数据对应地址上的单元中，返回步骤S1。

本发明还提供了一种存储器的编写装置，包括：

缓冲器；

控制单元，用于输入写缓冲器的指令，将缓冲器中的数据清零；以及将存储器中N个单元的地址及各地址对应的编写数据写进缓冲器；N为正整数；

编写单元，用于根据缓冲器中的编写数据对所述N个单元并行进行校验及编写；其中，所述对任一个单元编写是指：将所述缓冲器中该单元的地址的编写数据写入该单元。

进一步地，N为64或128。

进一步地，所述控制单元还用于在输入写缓冲器的指令前，如果判断一个或多个地址内数据出现错误，则重新载入所述一个或多个地址、以及该一个或多个地址的编写数据到所述缓冲器；当判断所有数据确认无误后，输入写缓冲器的指令。

进一步地，编写单元根据缓冲器中的编写数据对所述N个单元并行进行校验及编写是指：