[发明专利]逻辑晶体管以及非易失性存储器单元集成

权利要求书

1.一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的NVM区域内制作非易失性存储器（NVM）单元的方法，包括：

在所述NVM区域和所述逻辑区域内的所述衬底之上形成电荷存储层；

在所述NVM区域和所述逻辑区域内的所述电荷存储层之上形成第一导电层;

图案化所述第一导电层和所述电荷存储层，以在所述NVM区域内形成控制栅极并且从所述逻辑区域移除所述第一导电层和所述电荷存储层；

在所述NVM区域内的所述衬底和所述控制栅极之上以及在所述逻辑区域内的所述衬底之上形成第一介电层；

在所述NVM区域和所述逻辑区域内的所述第一介电层之上形成阻挡层;

在所述NVM区域和所述逻辑区域内的所述阻挡层之上形成牺牲层;

平面化所述牺牲层，其中所述第一介电层包括沿所述控制栅极的侧壁位于所述控制栅极和所述阻挡层之间的侧壁部分，并且所述阻挡层包括与所述控制栅极的所述侧壁相邻地位于所述第一介电层的所述侧壁部分和所述牺牲层之间的侧壁部分；

在所述NVM区域内的所述牺牲层和所述控制栅极之上形成第一掩模层，其中所述第一掩模层在所述NVM区域内定义了与所述控制栅极横向相邻的选择栅极位置；

在所述逻辑区域内的所述牺牲层之上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内定义了逻辑栅极位置；

使用所述第一掩模层以移除在所述NVM区域内的所述牺牲层的暴露部分，其中所述牺牲层的第一部分保留在所述选择栅极位置处；

使用所述第二掩模层以移除在所述逻辑区域内的所述牺牲层的暴露部分，其中所述牺牲层的第二部分保留在所述逻辑栅极位置处；

在所述NVM区域和所述逻辑区域内形成第二介电层，其中所述第二介电层形成于所述牺牲层的所述第一部分、所述控制栅极、以及所述牺牲层的所述第二部分之上；

平面化所述第二介电层以暴露所述牺牲层的所述第一部分、所述控制栅极、以及所述牺牲层的所述第二部分；以及

移除所述牺牲层的所述第一部分以在所述选择栅极位置处引起第一开口，并且移除所述牺牲层的所述第二部分以在所述逻辑栅极位置处引起第二开口，其中所述第一开口和所述第二开口中的每个暴露了所述阻挡层。

2.根据权利要求1所述的方法，其中平面化所述牺牲层的步骤暴露了位于所述控制栅极上的所述第一介电层，并且其中形成所述第一掩模层的步骤被执行以便：

所述第一掩模层直接在所述控制栅极之上，以及

所述第一掩模层的第一边缘从所述控制栅极横向延伸到所述牺牲层上以在所述NVM区域内定义与所述控制栅极横向相邻的所述选择栅极位置。

3.根据权利要求2所述的方法，其中形成所述第一掩模层的步骤被执行以便与所述第一掩模层的所述第一边缘相对的所述第一掩模层的第二边缘直接形成于所述第二介电层的所述侧壁部分或所述阻挡层的所述侧壁部分上。

4.根据权利要求1所述的方法，其中平面化所述牺牲层的步骤被执行以便所述阻挡层的至少一部分保留在所述控制栅极的顶表面之上。

5.根据权利要求1所述的方法，其中所述第一掩模层和所述第二掩模层是同一个图案化的掩模层的部分，并且其中同时执行使用所述第一掩模层以移除在所述NVM区域内的所述牺牲层的暴露部分以及使用所述第二掩模层以移除在所述逻辑区域内的所述牺牲层的暴露部分的步骤。

6.根据权利要求1所述的方法，其中所述阻挡层包括金属，并且所述第一介电层包括高-k介电质。

7.根据权利要求1所述的方法，其中使用所述第一掩模层以移除在所述NVM区域内的所述牺牲层的暴露部分的步骤引起使所述阻挡层的所述侧壁部分变薄。

8.根据权利要求1所述的方法，进一步包括在所述选择栅极位置处的所述第一开口内形成选择栅极，其中在形成所述选择栅极之后，所述第一介电层的一部分和所述阻挡层的一部分位于所述选择栅极和所述控制栅极之间。