[发明专利]复合铜扩散阻挡层及其制备方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种复合铜扩散阻挡层及其制备方法。

背景技术

铜互连技术指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺技术。传统的铜互连结构如图1所示，包括在半导体基底10上形成的低介电常数介质层11，在低介电常数介质层11中形成有互连通孔，覆盖所述互连通孔的底壁和侧壁形成有抗铜扩散阻挡层12，在所述互连通孔内所述抗铜扩散阻挡12之上形成有铜互连线13，在铜互连线13之上还形成有氮化硅薄膜作为刻蚀阻挡层以及同一层铜互连线的绝缘。如上所述，在集成电路中采用铜互连结构，必须使用扩散阻挡层来增强热稳定性和提高结合力，以防止漏电等一些列问题的发生。

随着半导体器件尺寸的不断缩小，扩散阻挡层材料起着越来越关键的作用，因此在现代铜互连集成电路中，扩散阻挡层材料的选择以及扩散阻挡层的微结构在保护工作器件免受铜毒害方面的作用越来越重要。但在连接后道的铜互连与到前道器件的接触孔工艺集成中，铜扩散的问题仍不能有效地解决。由于对其造成的性能和可靠性降低的问题和担心，铜在接触孔的填充仍不能得到广泛的应用。

因此，有必要提供一种新的扩散阻挡层，以利于铜互连的推广。

发明内容

本发明的主要目的是提供一种复合铜扩散阻挡层及其制备方法，以更有效地阻挡铜在隔离层或器件内的扩散，提高器件的性能和可靠性。

为实现上述目的，本发明提供一种复合铜扩散阻挡层，用于接触孔的铜集成应用中，该复合铜扩散阻挡层包括：

氮化硅薄膜，位于接触孔的侧壁上；

金属扩散阻挡层，位于所述氮化硅薄膜上以及接触孔的底部。

可选的，所述氮化硅薄膜中掺杂有氮或氢。

可选的，所述氮化硅薄膜通过CVD或ALD的方式沉积。

可选的，所述氮化硅薄膜的厚度为0.5nm～100nm。

可选的，所述金属扩散阻挡层由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。

可选的，所述金属扩散阻挡层由PVD或MOCVD或ALD的方式沉积。

可选的，所述金属扩散阻挡层的厚度为0.5nm～100nm。

同时，为实现上述目的，本发明还提供一种复合铜扩散阻挡层的制备方法，用于接触孔的铜集成应用中，包括如下步骤：

通过刻蚀打开接触孔，并经过湿法清除晶片的杂质和残留，露出源漏极；

在晶片的表面和接触孔的侧壁沉积一层氮化硅薄膜；

通过刻蚀或离子物理轰击移除接触孔底部的氮化硅薄膜；

沉积一层金属扩散阻挡层，所述金属扩散阻挡层覆盖所述氮化硅薄膜以及接触孔的底部。

可选的，该方法在沉积金属扩散阻挡层之后还包括如下步骤：

沉积一层PVD/ALD铜种子层以及ECP铜填充；

通过CMP移除表面多余的铜和扩散阻挡层，完成铜接触的集成。

可选的，所述铜种子层的厚度为0.5nm～100nm，ECP铜填充的厚度为200nm～2000nm。

可选的，所述氮化硅薄膜膜中掺杂有氮或氢。

可选的，所述氮化硅薄膜通过用CVD或ALD的方式沉积得到。

可选的，所述氮化硅薄膜的厚度为0.5nm～100nm。

可选的，所述移除接触孔底部的氮化硅薄膜可通过干刻或氩离子轰击来进行。

可选的，所述金属扩散阻挡层由钽、钛、钨，及其氮化物、硅化物、或硅氮化物中的一种或一种以上的材料组成的复合薄膜。

可选的，所述金属扩散阻挡层由PVD或MOCVD或ALD的方式沉积。

可选的，所述金属扩散阻挡层的厚度为0.5nm～100nm。

与现有技术相比，本发明提供的复合铜扩散阻挡层由氮化硅薄膜和金属扩散阻挡层共同组成。由氮化硅和金属扩散阻挡层共同组成的这种复合阻挡层能有效地阻挡铜在隔离层或器件内的扩散，达到有效的铜扩散的阻挡效果，使得铜填充得以实现。与钨相比，铜的电阻率小，解决铜的扩散问题，让铜取代钨有利于提高器件性能和降低功耗。

附图说明

图1为传统技术的铜互连结构的截面图；

图2为本发明提供的复合铜扩散阻挡层的截面图；

图3A至图3F为本发明提供的复合铜扩散阻挡层的制备方法各步骤对应的器件截面示意图。

具体实施方式