[发明专利]实现软判决FEC译码的方法及装置有效
申请号: | 201310124551.4 | 申请日: | 2013-04-11 |
公开(公告)号: | CN103199876A | 公开(公告)日: | 2013-07-10 |
发明(设计)人: | 罗明 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H03M13/15 | 分类号: | H03M13/15;H04L1/00 |
代理公司: | 北京中博世达专利商标代理有限公司 11274 | 代理人: | 申健 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 判决 fec 译码 方法 装置 | ||
技术领域
本发明涉及通信领域,尤其涉及一种实现软判决FEC(Forward Error Correct,前向纠错)译码的方法及装置。
背景技术
在目前的数字通信系统中,FEC技术得到了广泛的应用。FEC是一种数据编码技术,数据发送端在需要发送的数据报文中加入一定冗余的纠错码,接收端根据纠错码进行检错。在FEC方式中,接收端不但能发现差错,而且能确定二进制码元发生错误的位置,从而加以纠正。
在100G光通信系统中,除了采用FEC技术,还加入软判决(Soft-Decision)以获得更高的传输性能,降低对光信道OSNR(Optical Signal Noise Ratio,光信噪比)的要求。具体的,软判决FEC译码是在接收端利用纠错码的软信息(比如具有一定的小数位的概率值)经过多次迭代计算,以提升接收端的纠错能力,迭代次数越多,纠错能力越强。目前,100G光通信中采用的软判决FEC译码方案为全并行译码方案:系统接收端每次收到一个独立完整的FEC帧后,将该FEC帧发送至FEC译码器进行译码,对该FEC帧进行纠错,得到译码结果;完成一次译码后,将得到的译码结果再次发送至该FEC译码器进行译码;重复多次译码过程后通过硬判决输出数据。
在实现本发明的过程中,发明人发现现有技术中至少存在如下问题:
由于现有全并行译码方案是将FEC帧重复发送至一个FEC译码器进行迭代译码;当FEC帧长较大时,FEC译码器在一个FEC帧周期时间能够进行的迭代译码次数有限,会导致FEC译码器的纠错能力较差。
发明内容
本发明的实施例提供一种软判决FEC译码器的实现方法及装置,能够解决现有技术中FEC帧长较大时,FEC译码器在一个FEC帧周期时间能够进行的迭代译码次数有限,导致FEC译码器的纠错能力较差的问题。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,本发明实施例提供了一种实现软判决FEC译码的方法,该方法应用于一种译码装置,所述译码装置包括数据接收端以及由多个逐级相连的译码器构成的译码器组,所述译码器组中的译码器拥有相同的译码控制逻辑,所述方法包括:
所述数据接收端接收多个FEC帧,并将接收到的每个FEC帧分解为n个子帧,将分解得到的子帧按照译码周期依次发送给所述译码器组,所述n为正整数;
在第k个译码周期中,如果所述译码器组中的第一FEC译码器接收子帧后,所述第一FEC译码器中的子帧的达到n个,则所述第一FEC译码器将所述n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决FEC译码;如果所述第一FEC译码器接收子帧后,所述第一FEC译码器中的子帧的达到n+1个,则所述第一FEC译码器首先将所述第一FEC译码器中最先到达的子帧发送给与其相连的第二FEC译码器,然后将余下的n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决译码,其中,所述k为大于等于n的正整数,所述第一FEC译码器为所述译码器组中的任意译码器。
在第一种可能的实现方式中,如果所述第一FEC译码器在第k个译码周期接收到一个子帧后,所述第一FEC译码器中的子帧达到n个,则所述第一FEC译码器对在所述第k个译码周期接收到的子帧进行输入数据位宽变换处理,确定所述子帧的软信息位数;将经过数据位宽变换的子帧和所述第一FEC译码器中已存的n-1个子帧级联成待译码FEC帧,将所述待译码FEC帧发送至校验节点更新模块进行校验处理得到校验节点信息,所述校验节点信息用于表征所述完整的FEC帧中各数据位的误差;根据所述校验节点信息对所述待译码FEC帧进行变量处理,对所述待译码FEC帧中的各数据位进行纠错以减少误差;
或者
如果所述第一FEC译码器在第k个译码周期接收到一个子帧后,所述第一FEC译码器中的子帧达到n+1个,则所述第一FEC译码器首先将所述第一FEC译码器中最先到达的子帧发送给与其相连的第二FEC译码器,然后对在所述第k个译码周期接收到的子帧进行输入数据位宽变换处理,确定所述子帧的软信息位数;将经过数据位宽变换的子帧和所述第一FEC译码器中剩余的n-1个子帧级联成待译码FEC帧,将所述待译码FEC帧发送至校验节点更新模块进行校验处理得到校验节点信息,所述校验节点信息用于表征所述完整的FEC帧中各数据位的误差;根据所述校验节点信息对所述待译码FEC帧进行变量处理,对所述待译码FEC帧中的各数据位进行纠错以减少误差。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310124551.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类