[发明专利]无基板电子元件

说明书

技术领域

本发明是有关一种电子元件，特别指一种无基板电子元件。

背景技术

低温共烧陶瓷(low temperature co-fired ceramic)技术(之后简称为LTCC)为一常用的工艺：通过网版印刷(screen printing)在一由玻璃陶瓷制成的生胚薄板(green sheet)中形成电路里的内部电极和被电元件(电阻、电感和电容)，该网版印刷使用具有高导电度的金属，例如银、铜等等；以及多个生胚薄板在垂直方向上堆叠且接着共烧(通常小于1000°C)用以制造多芯片模块(MCM,multi-chip)和多芯片封装。

因为陶瓷基板和金属元件一起共烧，低温共烧陶瓷技术可形成在模块内的被电元件(电阻、电感和电容)，以得到一包含众多元件的复杂组态配置且具有元件微小化的优点。

低温共烧陶瓷多层基板的形成是通过在单一陶瓷基板上形成电路图案以及在垂直方向上堆叠多个陶瓷基板。因此，连接至外部的外部电极必须形成在低温共烧陶瓷基板的外表面且电性连接基板内的电路图案。

请参阅图1。传统上，一元件100(例如一电感)包含一基板101、一本体(body)102、一线圈103和一对外部电极104，其中该线圈103通过低温共烧陶瓷技术形成在该本体(body)102中。基板101为一陶瓷基板。包含线圈103的本体(body)102配置在基板101的上表面107。线圈103通常由银制成。电性连接至线圈103的一对外部电极104配置从基板101的上表面107、沿着基板101的侧表面108、到基板101的下表面109。元件100的缺点包含：1.一部分在基板101侧表面108的外部电极104的残余电感(residue inductance)值取决于基板101的厚度，且Q值不易提高；2.由于溅镀工艺形成金属膜不具有较佳的附着性，因此基板101侧表面108的外部电极104的导电率较差；3.本体(body)102中的绝缘层和基板的材料不同，因热效应导致额外的应力而降低产率；d.陶瓷基板101具有高硬度而不易进行切割，难以设计轻薄(slim)元件。因此本发明提出了一个封装结构及其制造方法来克服上述的缺点。

发明内容

本发明的一目的是提供一无基板电子元件，包含：一导电元件；以及多个绝缘层，其中该导电元件配置在该多个绝缘层中，其中该多个绝缘层不被基板支撑。

通过对基板上多个导电层或绝缘层执行膜工艺(film process)(例如黄光工艺、蚀刻工艺或薄膜工艺)，接着再移除基板，可制造此无基板电子元件。相较于形成在基板上的元件，本发明的无基板电子元件厚度较小，且元件具有较佳的电性性能。通过执行膜工艺，电子元件尺寸可制作得更小且更精准。

本发明的另一目的为提供一种电子元件的制造方法，该方法包含了下列步骤：提供一基板；在该基板上形成一导电元件和多个绝缘层，其中该导电元件配置在该多个绝缘层中；以及分离(decouple)基板和该多个绝缘层。

在一个实施例中，一缓冲层可形成在该基板上。缓冲层为一暂时层，用以结合基板和在其上欲工艺或图案化的多层。当工艺完成之后，移除缓冲层用以分离(decouple)基板和该多层。

本发明的另一目的为提供一种无基板封装结构，包含：一导电元件，包含一第一端点；一本体(body)，包含一第一侧表面，其中该第一侧表面具有在其上的至少一第一开口；以及一第一电极，电性连接至该第一端点，其中该第一电极包含一实质上配置在该本体(body)中的第一段，其中至少一部分的第一段经由该第一开口暴露于该第一侧表面。

在一个实施例中，无基板封装结构具有在本体(body)中的一部分的至少一电极。相较于一个形成在基板(作为承载具之用)上的元件，此结构具有较短的导电途径(因为无基板所致)，以及电极具有较小的残余电感(residue inductance)，如此具有较佳的Q值。此外，本发明中关于在本体(body)中的一部分的至少一电极，其具有工艺层数、图案化大小或贯穿孔的弹性和多样化。因为省略了大尺寸基板、封装结构中使用的材料几乎相同，进而大大地降低封装结构中因为不同材料间所产生的热效应或应力效应的影响。

本发明的另一目的为提供一种堆叠结构，包含：一基板,具有一第一侧表面和一相对于该第一侧表面的第二侧表面；以及多个导电层，配置在该基板中，其中该多个导电层其中每两个相邻层在一接触区域互相接触，其中该多个导电层的该多个接触区域沿着该第一侧表面和该第二侧表面交错(interleaved)。