[发明专利]一种数据行宽度可动态配置的cache结构设计方法有效
申请号: | 201310129658.8 | 申请日: | 2013-04-15 |
公开(公告)号: | CN103207843A | 公开(公告)日: | 2013-07-17 |
发明(设计)人: | 周莉;王佳;孙涛 | 申请(专利权)人: | 山东大学 |
主分类号: | G06F12/08 | 分类号: | G06F12/08;G06F13/16 |
代理公司: | 北京品源专利代理有限公司 11332 | 代理人: | 杨小双 |
地址: | 250100 *** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数据 宽度 动态 配置 cache 结构设计 方法 | ||
1.一种数据行宽度可动态配置的cache结构设计方法,其特征在于,包括以下步骤:
1)将一个大小为M字节的cache数据行均分为N个分块,分别标号为BB0,BB1,BB2……BBN-1,每个分块大小为K字节,则有
M=N*K
其中,M、K、N均为2的整数次幂,即有2^i=K,2^j=N,M=2^(i+j),i,j为整数。
2)增加cache数据行宽度选择位Select,共m位;
3)根据程序对cache数据行宽度的需求,给出cache控制命令,通过改变选择位Select的大小动态的选择cache数据行的宽度,同时修改burst传输大小寄存器。
2.根据权利要求1所述数据行宽度可动态配置的cache结构设计方法,其特征在于,所述步骤(3)包括如下步骤:
(1)判断程序对cache数据行宽度的需求,当处理器cache寻址内容为较长且存地址连续的数据类型发生缺失需与片外存储进行数据传输时,转步骤(2);当处理器cache寻址类型为较短且为存储地址不连续的指令或临时数据缺失发生需与片外存储进行数据传输时,转步骤(3);
(2)程序给出cache控制命令,通过改变Select位选择较大的cache数据行宽度,同时修改burst传输大小寄存器,以提高burst传输效率;
(3)程序给出cache控制命令,通过改变Select位选择较小的cache数据行宽度,同时修改burst传输大小寄存器内容,以减少无效传输时间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东大学,未经山东大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310129658.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:串行数据实时采集标时方法
- 下一篇:提高芯片性能的方法
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置