[发明专利]分支预测功率降低

权利要求书

1.一种微处理器，包括：

获取逻辑，配置为与指令存储器交互以检索指令数据用于执行；

分支预测单元，可操作地与所述获取逻辑耦连，包括：

分支控制器，配置为（1）接收指示在所述指令存储器中的位置中的指令数据是否包括分支指令的分支存在指示，在来自所述指令存储器中的所述位置的所述指令数据的获取期间（2）当所述分支存在指示指示所述指令数据包括分支指令时，将所述分支预测单元从掉电状态上电，以及（3）当所述分支存在指示指示所述指令数据不包括分支指令时，在所述指令数据的所述获取期间将所述分支预测单元维持在所述掉电状态。

2.根据权利要求1所述的微处理器，其中所述指令存储器包括指令高速缓存，所述指令高速缓存包括多个高速缓存行和高速缓存控制器，所述高速缓存控制器配置为响应于正以指令数据填充所述指令高速缓存中的高速缓存行，设置用于所述高速缓存行的所述分支存在指示以在来自所述高速缓存行的指令数据的指令获取期间将所述分支预测单元上电来查找分支预测。

3.根据权利要求2所述的微处理器，进一步包括：

分支预测验证单元，配置为（1）在从所述高速缓存行获取指令数据之后，针对分支指令的存在来验证所获取的指令数据，以及（2）如果在所述所获取的指令数据中不存在分支指令，那么更新所述分支存在指示以在来自所述高速缓存行的指令数据的指令获取期间将所述分支预测单元维持在所述掉电状态。

4.根据权利要求3所述的微处理器，其中所述分支预测验证单元配置为如果在所述所获取的指令数据中存在分支指令，那么更新所述分支存在指示以在来自所述高速缓存行的指令数据的指令获取期间将所述分支预测单元上电来查找分支预测。

5.根据权利要求4所述的微处理器，其中所述高速缓存控制器配置为如果由于重定向而获取来自所述高速缓存行的指令数据，那么不允许所述分支存在指示的更新。

6.根据权利要求1所述的微处理器，其中所述分支预测单元与存储所述指令数据的指令高速缓存中的数据阵列的查找并行地上电或维持在掉电状态。

7.根据权利要求1所述的微处理器，其中所述分支存在指示由分支存在位所表征，以及其中所述指令存储器包括指令高速缓存，所述指令高速缓存包括最近最少使用位阵列，所述最近最少使用位阵列包括用于多个高速缓存行集合中的每一个的最近最少使用位和所述分支存在位，以及用于高速缓存行集合的所述最近最少使用位指示在该高速缓存行集合中的最近最少使用路。

8.根据权利要求7所述的微处理器，其中在所述指令存储器中的所述位置是所述指令高速缓存的指定的高速缓存行集合中的最近最常使用路，以及在来自所述最近最常使用路的所述指令数据的指令获取之前获取用于所述指定的高速缓存行集合的所述分支存在位。

9.根据权利要求1所述的微处理器，其中所述分支存在指示指示分支指令的类型，以及所述分支控制器配置为基于由所述分支存在位所指示的分支指令的所述类型来将所述分支预测单元内的指定的预测结构从掉电状态上电。

10.根据权利要求1所述的微处理器，其中所述分支存在指示由两个分支存在位所表征，所述两个分支存在位中的每一个代表高速缓存行的不同的一半数据。