[发明专利]一种移位寄存器、栅极驱动装置和液晶显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括驱动模块、输出模块、第一下拉模块和第二下拉模块；

驱动模块与输出模块相连；第一下拉模块分别连接驱动模块、输出模块和第二电平信号输入端；第二下拉模块分别连接驱动模块、输出模块和第二电平信号输入端；其中，驱动模块、输出模块、第一下拉模块和第二下拉模块相连的连接点为上拉结点，第一下拉模块与驱动模块相连的连接点为第一下拉结点，第一下拉模块与输出模块相连的连接点为移位寄存器的控制信号输出端；第二下拉模块与驱动模块相连的连接点为第二下拉结点，第二下拉模块与输出模块相连的连接点为移位寄存器的控制信号输出端；

驱动模块，用于在接收到的选择信号为第一电平信号时，或者在接收到的选择信号由第一电平信号变为第二电平信号时，控制所述上拉结点为第一电平信号，并控制所述第一下拉结点和所述第二下拉结点均为第二电平信号；以及在所述上拉结点为第二电平信号时，控制所述第一下拉结点的信号为与时钟信号相同的信号、所述第二下拉结点的信号为与时钟阻碍信号相同的信号；

输出模块，用于在所述上拉结点的信号的控制下接通所述移位寄存器的控制信号输出端与时钟信号输入端；

第一下拉模块，用于在第一下拉结点的信号为第一电平信号时，接通上拉结点与第二电平信号输入端，并接通移位寄存器的控制信号输出端与第二电平信号输入端；

第二下拉模块，用于在第二下拉结点的信号为第一电平信号时，接通上拉结点与第二电平信号输入端，并接通移位寄存器的控制信号输出端与第二电平信号输入端。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一下拉模块包括第一晶体管M1和第二晶体管M2；

第一晶体管M1的栅极连接第一下拉结点，第一晶体管M1的第一极连接上拉结点，第一晶体管M1的第二极连接第二电平信号输入端；第二晶体管M2的栅极连接第一下拉结点，第二晶体管M2的第一极连接移位寄存器的控制信号输出端，第二晶体管M2的第二极连接所述第二电平信号输入端；

所述第一晶体管M1，用于在第一下拉结点的信号为第一电平信号时，接通上拉结点与第二电平信号输入端；所述第二晶体管M2，用于在第一下拉结点的信号为第一电平信号时，接通移位寄存器的控制信号输出端与第二电平信号输入端。

3.如权利要求1所述的移位寄存器，其特征在于，所述第二下拉模块包括第三晶体管M3和第四晶体管M4；

第三晶体管M3的栅极连接第二下拉结点，第三晶体管M3的第一极连接上拉结点，第三晶体管M3的第二极连接第二电平信号输入端；第四晶体管M4的栅极连接第二下拉结点，第四晶体管M4的第一极连接移位寄存器的控制信号输出端，第四晶体管M4的第二极连接所述第二电平信号输入端；

所述第三晶体管M3，用于在第二下拉结点的信号为第一电平信号时，接通上拉结点与第二电平信号输入端；所述第四晶体管M4，用于在第二下拉结点的信号为第一电平信号时，接通移位寄存器的控制信号输出端与第二电平信号输入端。

4.如权利要求1所述的移位寄存器，其特征在于，所述驱动模块包括上拉驱动模块和下拉驱动模块；

所述上拉驱动模块，用于在接收到的选择信号为第一电平信号时，控制所述上拉结点为第一电平信号，并向所述下拉驱动模块输出第一电平信号；并在接收到的选择信号由第一电平信号变为第二电平信号时，控制所述上拉结点为第一电平信号，并向所述下拉驱动模块输出第二电平信号；

所述下拉驱动模块，用于在所述上拉结点为第一电平信号，且接收到所述上拉驱动模块输出的第一电平信号时，控制所述第一下拉结点的信号和所述第二下拉结点的信号均为第二电平信号，并在所述上拉结点为第一电平信号，且接收到所述上拉驱动模块输出的第二电平信号时，控制所述第一下拉结点的信号和所述第二下拉结点的信号均为第二电平信号；以及在所述上拉结点的信号为第二电平信号、接收到的时钟信号为第二电平信号且时钟阻碍信号为第一电平信号时，控制第一下拉结点的信号为第二电平信号、第二下拉结点的信号为第一电平信号，并在所述上拉结点的信号为第二电平信号、接收到的时钟信号为第一电平信号且时钟阻碍信号为第二电平信号时，控制第一下拉结点的信号为第一电平信号、第二下拉结点的信号为第二电平信号。