[发明专利]包括场效应晶体管（FET）的半导体结构及其方法

说明书

技术领域

本公开一般而言涉及半导体器件，具体而言涉及具有栅极电介质的半导体结构及其制造方法，该栅极电介质包括含有两个原子界面的分层的栅极电介质叠层，这两个原子界面提供栅极电介质的带隙结构中的不连续性。 

背景技术

先进的高性能场效应晶体管的一个主要挑战是通过场效应晶体管的栅极电极和体（body）之间的高k栅极电介质的高栅极泄露电流。由单个同质电介质材料构成的高k栅极电介质要求不断降低厚度以获得场效应晶体管的更高性能，但代价是栅极泄露增加。 

已知在高k介质之上的帽盖层（capping layer）添加导致对栅极叠层的功函数的同时调制。在现有技术的包括帽盖层的栅极叠层中，帽盖层的材料互扩散到下伏的（underlying）高k栅极电介质及其下方的界面层中。而且，帽盖层的材料也扩散到栅极电极的功函数金属中。 

发明内容

通过使用干扰高k栅极电介质的带隙的电介质材料层，可降低栅极泄露而不影响栅极叠层的有效功函数，这为半导体衬底上所有极性的场效应晶体管提供益处。干扰栅极电介质材料的带隙结构的电介质材料层可被插入在栅极电介质材料的中间以形成由分层的栅极电介质叠层构成的栅极电介质。分层的栅极电介质叠层包括包含第一高k电介质材料的第一高介电常数（高k）栅极电介质、包含具有与第一高k电介质材料不同的带隙的电介质材料的带隙干扰电介质、以及包含第二高k电介质材料的第二高k 栅极电介质。第二高k电介质材料可以与第一高k电介质材料相同或不同。带隙干扰电介质包括电介质材料的至少一个连续的（contiguous）原子层。因此，分层的栅极电介质叠层包括第一高k栅极电介质与带隙干扰电介质之间的第一原子界面以及第二高k栅极电介质与带隙干扰电介质之间的第二原子界面，该第二原子界面通过带隙干扰电介质的电介质材料的至少一个连续的原子层而与第一原子界面分隔。 

根据本公开的一个方面，提供了一种形成包括场效应晶体管（FET）的半导体结构的方法。该方法包括：形成第一高介电常数（高k）栅极电介质层，所述第一高k栅极电介质层包含第一高k电介质材料并位于半导体衬底上；在所述第一高k栅极电介质层上形成带隙干扰电介质层，所述带隙干扰电介质层包含具有与所述第一高k栅极电介质不同的带隙的电介质材料；形成第二高k栅极电介质层，所述第二高k栅极电介质层包含具有与所述带隙干扰电介质层的所述带隙干扰电介质不同的带隙的第二高k电介质材料；以及对所述第一高k栅极电介质层、所述带隙干扰电介质层以及所述第二高k栅极电介质层的叠层进行构图，以形成第一高k栅极电介质、带隙干扰电介质以及第二高k栅极电介质的分层的栅极电介质叠层，其中第一原子界面通过所述分层的栅极电介质叠层内的所述带隙干扰电介质的所述电介质材料的至少一个连续的原子层而与第二原子界面分隔开，所述第一原子界面位于所述带隙干扰电介质和所述第一高k栅极电介质之间，所述第二原子界面位于所述带隙干扰电介质和所述第二高k栅极电介质之间。 

根据本公开的另一方面，提供了一种包括场效应晶体管的半导体结构，所述场效应晶体管包括分层的栅极电介质叠层。所述分层的栅极电介质叠层包括：第一高介电常数（高k）栅极电介质，其包含第一高k电介质材料并位于半导体衬底上；带隙干扰电介质，其包含具有与所述第一高k栅极电介质不同的带隙的电介质材料；以及第二高k栅极电介质，其包含具有与所述带隙干扰电介质不同的带隙的第二高k电介质材料，其中第一原子界面通过所述带隙干扰电介质的所述电介质材料的至少一个连续的原子 层而与第二原子界面分隔开，所述第一原子界面位于所述带隙干扰电介质和所述第一高k栅极电介质之间，所述第二原子界面位于所述带隙干扰电介质和所述第二高k栅极电介质之间。 

附图说明

图1是根据本公开第一实施例形成一次性栅极级层（disposable gate level layer）之后的第一示例性半导体结构的垂直截面图。 

图2是根据本公开第一实施例对一次性栅极结构进行构图并形成源极/漏极扩展区之后的第一示例性半导体结构的垂直截面图。 

图3是根据本公开第一实施例形成栅极间隔物（gate spacer）之后的第一示例性半导体结构的垂直截面图。 

图4是根据本公开第一实施例形成源极区和漏极区以及源极金属半导体合金部分和漏极金属半导体合金部分之后的第一示例性半导体结构的垂直截面图。 

图5是根据本公开第一实施例沉积平面化电介质层并对其进行平面化之后的第一示例性半导体结构的垂直截面图。