[发明专利]半导体器件芯片级封装结构

说明书

技术领域

本发明涉及半导体封装领域，尤其涉及一种半导体器件芯片级封装结构。

背景技术

为实现晶圆级封装的高功率、高导电性、低电阻要求，越来越多的产品开始采用厚金属再配线连接的方式，连接端子与芯片表面电极。但是，这种结构由于增加了金属再配线层的厚度与电镀面积，圆片（即本发明中的半导体芯片）必然会增大翘曲，在一定程度上增加了后工序的圆片自动处理难度，翘曲现象尤其在圆片减薄至200um以下的时候体现，特别表现为圆片真空吸附困难，导致晶圆级封装产品后工序无法作业，导致器件失效，甚至是发生产品晶圆碎裂的现象。

发明内容

本发明旨在提供一种能够避免半导体芯片翘曲的半导体器件芯片级封装结构。

本发明的一种半导体器件芯片级封装结构，包括半导体芯片，所述半导体芯片上设置有焊盘和钝化层，所述钝化层设置于半导体芯片上的焊盘以外的上表面，在焊盘和钝化层上依次设置有保护层、种子层和金属再配线层，所述金属再配线层表面开设有凹槽，所述金属再配线层上表面还设置有焊料凸点，所述焊料凸点位于凹槽以外的金属再配线层上表面上。

在不影响导电能力，信号传输能力的前提下，本发明通过在金属再配线层上形成凹槽，能够释放在形成金属再配线层时产生的应力，起到了退火所不能实现的作用。因此，解决了再配线厚度大于12um时引发的半导体芯片翘曲的问题，降低了由于半导体芯片翘曲引发的作业难度高及半导体出现断裂的风险。

附图说明

图1及图2为本发明半导体器件芯片级封装结构的结构示意图；

图3为本发明半导体器件芯片级封装结构的工艺流程图；

图4及图5为本发明半导体器件芯片级封装方法的实施例的工艺示意图。

图中标记示意为：101－半导体芯片；102－钝化层；103－保护层；104－焊盘；201－种子层；301－金属再配线层；302－焊料凸点；401－凹槽；501－掩膜层。

具体实施方式

下面结合附图对本发明的具体实施方式作详细的说明。

参见图1及图2，本发明的半导体器件芯片级封装结构，包括半导体芯片101，所述半导体芯片101上设置有焊盘104和钝化层102，所述钝化层102设置于半导体芯片101上的焊盘104以外的上表面，在焊盘104和钝化层102上依次设置有1保护层103、种子层20和金属再配线层301，所述金属再配线层301表面开设有凹槽401，所述金属再配线层301上表面还设置有焊料凸点302，所述焊料凸点302位于凹槽401以外的金属再配线层301上表面上。

在不影响导电能力，信号传输能力的前提下，本发明通过在金属再配线层301上形成凹槽401，能够释放在形成金属再配线层301时，由于电镀或化学镀工艺产生的应力，起到了退火所不能实现的作用。因此，解决了再配线厚度大于12um时引发的半导体芯片101翘曲的问题，降低了由于半导体芯片101翘曲引发的作业难度高及半导体出现断裂的风险。

本实施例中，为了进一步保证互联要求的基础上，降低材料应力减少翘曲可选的，所述凹槽的深度不超过金属再配线层厚度的一半。

本实施例中，可选的，所述凹槽401的截面呈倒梯形。

本实施例中，为了更进一步保证互联要求的基础上，降低材料应力减少翘曲可选的，所述凹槽401的宽度不大于金属再配线层301宽度的一半。

本实施例中，可选的，所述保护层103为耐热金属层。

本实施例中，可选的，所述掩膜层501为光刻胶层。

本实施例中，可选的，所述金属再配线层301的厚度大于12um。

本实施例中，可选的，所述耐热金属层的材料是钛、铬、钽或它们的组合；或/和所述种子层201为铜、铝、镍或它们的组合。

本实施例中，可选的，在所述金属再配线层301上通过电镀的方式形成焊料凸点，所述焊料凸点302为铜柱凸点。

下面结合具体的封装方法实施例对本发明封装结构的实施例作进一步的介绍。

参见图3，本发明的半导体器件芯片级封装方法，包括以下步骤：

S101：在半导体芯片的焊盘和钝化层上依次形成保护层和种子层；

S102：在种子层上形成金属再配线层；

S103：在金属再配线层上形成掩膜层，并在掩膜层上开设用于暴露金属再配线层的开口；

S104：对上述开口部位的金属再配线层进行腐蚀形成位于所述金属再配线层表面的凹槽；

S105：去除剩余掩膜层；