[发明专利]双嵌套铜互连结构及其制作方法

说明书

技术领域

本发明属于半导体制造领域，涉及一种互连结构及其制作方法，特别是涉及一种双嵌套铜互连结构及其制作方法。

背景技术

随着集成电路CMOS技术按照摩尔定律而高速发展，互连延迟逐渐取代器件延迟成为影响芯片性能的关键因素。互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO₂介质已成为满足高速芯片的发展的需要。因此铜/低k介质体系逐渐取代了传统的Al/SiO₂体系成为了业界的主流。

铜的熔点较高，能够提高电流携带能力，延长电迁移的寿命。但是，电迁移寿命更多取决于原子的行为，如铜/电介质界面处的原子传输。铜原子在电介质中的扩散系数较高，当在电场的加速下，铜将很容易穿透绝缘介质层而迅速地到达硅衬底里面进去，一旦铜扩散到硅衬底中将会与硅作用而导致铜穿透晶体管的界面而使得器件发生短路现象，因此需要在铜与电介质层之间增加一个扩散阻挡层，来阻止铜的扩散。

铜难以被刻蚀，因此出传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此，一种被称为双大马士革（Dual Damascene）结构的布线方式被开发出来。所谓双大马士革结构工艺是指：先在介质层中开出互连沟槽和通孔，然后在互连沟槽和通孔中淀积铜，再利用化学机械抛光将过填的铜磨去。

由于低k介质多为多孔疏松状，与金属之间的粘附性很差，容易导致出现器件断路或接触电阻过高的现象，并且随着线宽的不断缩小，为了减小电阻，扩散阻挡层的厚度越来越薄，导致铜通过扩散阻挡层扩散到介质中的机会大大增加，容易发生器件短路的现象。因此，提供一种可靠性高的铜互连结构实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双嵌套铜互连结构及其制作方法，用于解决现有技术中金属与介质之间的粘附性太差导致器件断路或接触电阻过高的现象，及扩散阻挡层太薄使得铜容易扩散到介质中导致器件短路的问题。

为实现上述目的及其他相关目的，本发明提供一种双嵌套铜互连结构，所述双嵌套铜互连结构至少包括：第一铜层、依次形成于所述第一铜层之上的第一帽层、层间介质层及第二帽层；所述层间介质层及第一帽层中形成有用于导电互连的第二铜层，所述第二铜层上表面与所述第二帽层下表面连接，且所述第二铜层除上表面以外的其余部分被一金属扩散阻挡层所包围，所述金属扩散阻挡层底部与所述第一铜层上表面连接；所述第二铜层包括金属连线及连接于所述金属连线底部的导电插塞；所述金属连线表面的金属扩散阻挡层被一掺氮层所包围，或所述金属连线及所述导电插塞位于所述层间介质层中的部分表面的金属扩散阻挡层被一掺氮层所包围。

可选地，所述掺氮层的厚度为0.5~2 nm。

可选地，所述第一帽层及第二帽层的材料包括二氧化硅、氮化硅、氮氧化硅、掺氧的碳化硅或掺氮的碳化硅中的一种或多种。

可选地，所述层间介质层的材料为低k材料。

可选地，所述金属扩散阻挡层的材料为TaN或Ta。

本发明还提供一种双嵌套铜互连结构的制作方法，至少包括以下步骤：

1）提供第一铜层，在所述第一铜层上依次形成第一帽层、层间介质层及硬掩模；

2）接着自所述硬掩模向下直至所述层间介质层中形成沟槽，并利用氮气或氨气等离子体对所述沟槽进行处理，在所述沟槽位于所述层间介质层中的侧壁及底部形成掺氮层；

3）然后自所述沟槽底部向下直至所述第一铜层上表面形成通孔；

4）在所述通孔、沟槽中及所述硬掩膜上表面依次形成金属扩散阻挡层及第二铜层；

5）对步骤4）形成的结构进行抛光直至上表面与所述层间介质层上表面齐平；

6）最后在抛光后的结构上沉积第二帽层。

可选地，所述硬掩膜为单层、两层或多层膜结构。

可选地，所述硬掩膜为双层膜结构，自下而上依次为PETEOS层及TiN金属层。

可选地，所述第二铜层通过化学电镀法形成。

本发明还提供另一种双嵌套铜互连结构的制作方法，至少包括以下步骤：

1）提供第一铜层，在所述第一铜层上依次形成第一帽层、层间介质层及硬掩模；