[发明专利]使用块结构奇偶校验矩阵来提供半并行低密度奇偶校验解码的方法、装置和设备

说明书

分案申请 

本申请是申请号为200880107168.5、申请日为2008年10月24日、于2010年3月15日进入中国国家阶段、发明名称为“使用块结构奇偶校验矩阵来提供半并行低密度奇偶校验解码的方法和设备”的专利申请的分案申请。 

技术领域

本发明的示例性实施方式总体涉及无线通信系统，并且更具体地涉及无线通信系统中的低密度奇偶校验解码。 

背景技术

在说明书和/或附图中出现的某些缩写在此定义如下： 

AN    接入节点 

APP   后验概率 

ASIC  专用集成电路 

BP    置信传播 

DFU   解码功能单元 

DP    数据处理器 

DSP   数字信号处理器 

FEC   前向纠错 

FER   误帧率 

FPGA  现场可编程门阵列 

LBP   分层置信传播 

LDPC  低密度奇偶校验 

MEM   存储器 

PCM   奇偶校验矩阵 

PROG  程序 

RF    射频 

RX    接收机 

SBP   标准置信传播 

SNR   信噪比 

TRANS 收发机 

TX    发射机 

UE    用户设备 

WiMAX 微波存取全球互通 

在典型的无线通信系统中，硬件资源是有限的(例如，完全并行的架构是不可接受的方案，因为占用了大面积的芯片并且具有小的灵活性或没有灵活性)，因此应用基于LBP的解码。与SBP解码算法相比，LBP解码算法的主要优势在于LBP解码算法表征为收敛约为SBP解码算法的两倍快，这是由于对可靠性消息的调度得到了优化。 

在逐层改进了APP的层中(例如，独立的PCM行集合)执行解码。当之前层的APP更新时下一层中的解码过程将开始。 

参见Signal Processing Systems SIPS2004中D.Hocevar的“Areduced complexity decoder architecture via layered decoding of LDPCcodes”IEEE Workshop上，107-112页，2004年10月；M.Mansour和N.Shanbhag的“High-throughput LDPC decoders”，Very Large ScaleIntegration(VLSI)Systems，IEEE Transactions上，vol.11，976-996页，2003年12月；以及P.Radosavljevic、A.de Baynast和J.R.Cavallaro的“Optimized message passing schedules for LDPC decoding.”，39thAsilomar Conference on Signals，Systems and Computers，2005年11 月。 

在S.Chung、T.Richardson和R.Urbanke的“Analysis ofsum-produce decoding of low-density parity-check codes using aGaussian approximation”，IEEE Trans.Inform.Theory，vol.47，657-670页，2001年2月中，提出了随机PCM的的优化。该优化等同于优化随机PCM的简档。该简档由两个多项式定义，ρ(x)和λ(x)，该两个多项式表征了PCM的列和行的权重分布，该PCM通过密度演化分析来优化。