[发明专利]管理存储器模块中的操作状态数据

说明书

技术领域

本发明的示例性和非限制性示例一般地涉及存储器存储系统，并且更具体地涉及由存储器模块控制器来进行用于存储器模块的操作状态数据的存储的管理/配置。

背景技术

本节意图提供在权利要求中叙述的本发明的背景或上下文。本文中的描述可以包括追寻的概念，但不一定先前设想、实现或描述的那些。因此，除非在本文中另外指明，在本节中描述的内容不是本申请中的说明书和权利要求的在先技术，并且不会通过包括在本节中而被承认为在先技术。

如下定义在本说明书和/或附图中可以找到的以下缩写：

ASIC  专用集成电路

CPU   中央处理单元

DMA   直接存储器存取

DRAM  动态随机存取存储器

eMMC  嵌入式多媒体卡

exFAT 扩展文件分配表

HW    硬件

IO    输入输出

JEDEC 电子器件工程联合委员会

LBA   逻辑块地址

MMM,MM  大容量存储器模块或存储器模块

MMC   多媒体卡

MMCO  存储器模块控制器

MRAM  磁性随机存取存储器

OS    操作系统

P2L   物理至逻辑

PCRAM 相变随机存取存储器

RAM   随机存取存储器

RRAM  电阻性随机存取存储器

SATAIO串行高级技术附件国际组织

SCSI  小型计算机系统接口

SD    安全数字

SM    系统存储器或主机系统存储器

SRAM  静态随机存取存储器

SSD   固态驱动器

SW    软件

UFS   通用闪存

当前存在各种类型的基于闪速的大容量存储器。大容量存储器的基本前提是将闪速技术复杂性从主机系统隐藏。诸如eMMC的技术是一个示例。被管理的NAND类型的存储器可以是例如eMMC、SSD、UFS或microSD。

图1A再现了来自JEDEC Solid State Technology Association （JEDEC固态技术协会）2007年6月的JEDEC Standard,Embedded MultiMediaCard(eMMC)Product Standard,High Capacity,JESD84-A42的图2，并且示出了eMMC的功能方框图。除闪速存储器本身之外，JEDEC eMMC还包括管理MMC通信协议的智能板上控制器。该控制器还处理诸如逻辑块分配和磨损找平的块管理功能。接口包括时钟（CLK）输入。还包括命令（CMD）输入，其为被用于设备初始化和命令传输的双向命令通道。命令被从总线主控器发送到设备，并且响应被从设备发送到主机。还包括双向数据总线（DAT[7：0]）。DAT信号在推挽模式下操作。作为默认，在上电或RESET之后，只有DAT0被用于数据传输。存储器控制器可以使用DAT[3:0]（4位模式）或DAT[7：0]（8位模式）来配置用于数据传输的更宽数据总线。

在Chuan-Sheng Lin和Lan-Rong Dung在IEEE Transactions of Magnetics,Vol.43,No.2,2007年2月,pp.933-935中的“A NAND Flash Memory Controller for SD/MMC Flash Memory Card”中（下文称为Lin等人）描述了闪速存储器控制器构造的一个非限制性示例。图1B再现了Lin等人的图1，并且示出了用于SD/MMC卡的NAND闪速控制器架构的总体方框图。所示的特定控制器碰巧使用w位并行Bose-Chaudhuri-Hocquengham（BCH）纠错码（ECC），其被设计成与代码分页机制相结合地修正闪速存储器的随机位差错。

发明内容

根据本发明的第一方面，一种方法，包括：由大容量存储器模块的存储器模块控制器来动态地管理用于操作存储器模块控制器的操作状态数据的全部或一部分到包括在大容量存储器模块的存储器中和主机设备的主机系统存储器中的扩展随机存取存储器中的存储；以及由存储器模块控制器在从大容量存储器模块的关断或睡眠状态唤醒之后从以下各项中的一个或多个读取操作状态数据的至少一部分：扩展随机存取存储器和非易失性大容量存储器，以恢复存储器模块控制器的操作状态。