[发明专利]一种LED外延结构及其制备方法

说明书

技术领域

本发明涉及一种LED发光二极管外延（Epitaxy）结构及其制备方法。

背景技术

目前，商业化LED外延片垒晶多采用MOCVD方式制成。由于缺乏与GaN晶格匹配的衬底，GaN基LED外延片多是采用异质外延的方式在其他材料的衬底上垒晶而成。常用异质外延衬底为蓝宝石（Al₂O₃）、碳化硅（SiC）等；由于GaN与衬底之间的晶格失配及热膨胀系数差异均很大，无法直接生长高质量的GaN外延结构。如图1所示，现有常规的GaN基LED外延结构一般采用两步生长法，以蓝宝石衬底为例，先在低温环境下（400℃~700℃）生长一层底层GaN成核层，该层由于在低温下生长，未能形成二维层状生长，但可形成GaN成核晶种，为下一步形成高质量的二维层状生长奠定成核条件；其次升高温度至1000℃以上，配合以适当的生长速率及五三比，即可形成较高质量的GaN层结构；最后，在此较高质量的未掺杂的GaN结构层上，继续垒晶生长出n-GaN层，MQW有源层及p-GaN层，形成完整的GaN基LED外延结构。

尽管上述两步生长法可以规避由于衬底与GaN晶格失配及热失配差异很大从而造成的GaN结晶质量不高、翘曲应力大的问题，已经取得不错效果，且被广泛应用于商业化规模生产中，但采用该垒晶方式仍然存在一些问题。比如，低温GaN成核层和高温非掺杂GaN缓冲层生长后，其表面平整度只能达到几十个nm级的相对高度差，代表其GaN结晶性仍未有更高质量的改善，这点在高功率器件制作上，表现尤为明显，受制于底层GaN结晶性质量无法进一步提高一个等级，在其上垒晶而成的n-GaN层，MQW有源层及p-GaN层，薄膜电阻无法得到进一步降低。在大尺寸芯片应用例中，如在芯片尺寸为45mil*45mil大功率器件应用上，当通入350mA电流时，由于整个外延结构中薄膜电阻的串联累加贡献，通常其工作电压V_F一般在3.1V或以上，不仅大大降低了光电转换效率，且增加了非辐射复合比例，造成功率器件产生更多热能，从而降低功率器件使用寿命。另一方面，为了降低LED生产成本，现有商业化生产越来越多地引入更大尺寸的外延垒晶及芯片制程技术，如从现有2英寸衬底及外延片向4英寸及6英寸的衬底及外延片发展，从而提高单位时间产出，大幅降低生产成本。更大尺寸的衬底及外延片，由于晶格不匹配及热膨胀系数不匹配，会造成更大的翘曲及晶格应力，无法形成在原有的2英寸小尺寸外延片上实现的较好的二维层状生长结构，导致GaN底层结晶性较低，表面粗糙度大，生长完全结构后，电性良率偏低，工作电压V_F较容易偏大，且波长良率低，最终无法实现更大尺寸外延片（如4英寸及以上）规模化量产。

针对上述问题，专利号为201110451083.2的中国发明专利，提出一种介于高温非掺杂GaN缓冲层及N型GaN层之间的插入层，该插入层为Al_xGa_1-xN层或In_yAl_1-yN层或由Al_xGa_1-xN层和In_yAl_1-yN层叠置组成，其中0.1<x<1.0，0<y<0.25，可以提高电子在N型GaN层的横向运动，实现更高的载流子注入效率，有效降低薄膜电阻，从而降低工作电压V_F，但无法同时更为有效地释放晶格失配及热失配造成的翘曲及晶格应力。

发明内容

针对所述的现有LED外延生长技术中的不足，本发明提出一种采用Al组分呈抛物线性渐变的AlGaN超晶格底层缓冲层的LED外延结构及其制备方法，其自下而上依次包括：提供一衬底；在所述衬底上垒晶而成的GaN成核层；在所述GaN成核层上垒晶而成的由若干对AlGaN/n-GaN 结构层组成的超晶格缓冲层；在所述AlGaN/n-GaN 超晶格缓冲层上垒晶而成的n-GaN层；在所述N型GaN层上垒晶而成的MQW发光层；在所述MQW发光层上垒晶而成的p-GaN层以及在所述p-GaN层上垒晶而成的p型接触层；定义Al（n）代表第n对AlGaN/n-GaN超晶格缓冲层对中Al组分值，N（n）代表第n对AlGaN/n-GaN超晶格缓冲层对中n型杂质浓度值，Al（n）的变化趋势是先逐渐上升再逐渐下降，N（n）的变化趋势是先逐渐上升再逐渐下降。