[发明专利]存储器件及其制造方法和存取方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种存储器件及其制造方法和存取方法。

背景技术

浮栅晶体管结构一种常见的闪存器件实现方式。然而，随着器件的不断小型化，浮栅中能够存储的电荷越来越少。这导致器件的阈值电压波动并因此导致误差。此外，由于浮栅晶体管结构需要两层栅介质层，因此难以进一步小型化，因为总的栅介质厚度较大。

发明内容

本公开的目的至少部分地在于提供一种存储器件及其制造方法和存取方法。

根据本公开的一个方面，提供了一种存储器件，包括：衬底；在衬底上形成的晶体管，包括栅堆叠以及栅堆叠两侧的源区和漏区；在衬底中形成的电容器结构，该电容器结构的至少一部分延伸到晶体管的沟道区下方，其中，该存储器件还包括电容器结构与晶体管的漏区之间的隧穿通道，该隧穿通道被配置为在晶体管导通且晶体管的源区与电容器结构之间存在一定的电压差时，通过隧穿效应，允许晶体管沟道区中的载流子进入电容器结构中或者释放电容器结构中存储的载流子。

根据本公开的另一方面，提供了一种制造存储器件的方法，包括：在衬底中形成沟槽；在沟槽中形成电容器结构和隧穿通道；在衬底上形成晶体管，该晶体管包括栅堆叠以及栅堆叠两侧的源区和漏区，使得该晶体管的沟道区至少部分地位于电容器结构上方，且漏区与隧穿通道邻接；其中，隧穿通道被配置为在晶体管导通且晶体管的源区与电容器结构之间存在一定的电压差时，通过隧穿效应，允许沟道区中的载流子进入电容器结构中或者释放电容器结构中存储的载流子。

根据本公开的再一方面，提供了一种对上述存储器件进行存取的方法，包括：通过字线施加导通电压以使晶体管导通，且通过位线向源极施加第一偏置，使得载流子能够进入并存储于电容器结构中，从而在该存储器件中存储第一状态；以及通过字线施加导通电压以使晶体管导通，且通过位线向源极施加第二偏置，使得载流子能够从电容器结构中释放，从而在该存储器件中存储第二状态，其中，晶体管在第一状态下的阈值电压不同于晶体管在第二状态下的阈值电压。

根据本发明的示例性实施例，存储器件包括形成于晶体管的沟道区下方的电容器结构。该电容器结构可以充当晶体管的背栅，并因此可以控制晶体管的阈值电压。这种存储器件设置有助于增加(在电容器结构中)存储电荷的空间并因此降低阈值电压的波动。此外，通过优化背栅电容以及漏区和背栅电容之间的电介质漏电流，在此公开的存储器件可以用作动态随机存取存储器(DRAM)。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1(a)是示出了根据本公开一个实施例的存储器件的截面图，图1(b)是示出了该存储器件的示例连接的截面图；

图2-15是示出了根据本公开另一实施例的制造存储器件的流程中多个阶段的示意图；

图16是示出了根据本公开另一实施例的存储器件的存取原理的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，提供了一种存储器件(例如，闪存)。该存储器件可以包括在衬底上形成的晶体管以及在衬底中形成的电容器结构(因此，可以形成1T1C的存储器配置)。该电容器结构的至少一部分可以延伸到晶体管的沟道区下方，并因此能够充当晶体管的背栅。