[发明专利]用于高k和金属栅极堆叠件的器件和方法有效

专利信息
申请号: 201310138551.X 申请日: 2013-04-19
公开(公告)号: CN103390649A 公开(公告)日: 2013-11-13
发明(设计)人: 林俊铭;吴伟成;钟升镇;杨宝如;庄学理 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L29/808 分类号: H01L29/808;H01L21/337
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;孙征
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 金属 栅极 堆叠 器件 方法
【权利要求书】:

1.一种半导体器件,包括:

半导体衬底;

隔离部件,用于分隔所述衬底上的不同区域;

所述衬底上的p型场效应晶体管(pFET)核心区域,具有第一栅极堆叠件,所述第一栅极堆叠件包括界面层、位于所述界面层上的由第一材料构成的保护层和位于由所述第一材料构成的保护层上的的高k(HK)介电层;

所述衬底上的输入/输出pFET(pFET IO)区域,具有第二栅极堆叠件,所述第二栅极堆叠件包括介电层、位于所述介电层上的界面层、位于所述界面层上的由所述第一材料构成的保护层和位于由所述第一材料构成的保护层上的HK介电层;

所述衬底上的n型场效应晶体管(nFET)核心区域,具有第三栅极堆叠件,所述第三栅极堆叠件包括界面层、位于所述界面层上的由第二材料构成的保护层和位于由所述第二材料构成的保护层上的HK介电层;

所述衬底上的输入/输出nFET(nFET IO)区域,具有第四栅极堆叠件,所述第四栅极堆叠件包括介电层、位于所述介电层上的界面层、位于所述界面层上的由所述第二材料构成的保护层和位于由所述第二材料构成的保护层上的HK介电层;以及

高电阻器区域,具有第五栅极堆叠件,所述第五栅极堆叠件包括界面层、位于所述界面层上的由所述第二材料构成的保护层和位于由所述第二材料构成的保护层上的HK介电层。

2.根据权利要求1所述的器件,其中,所述第一栅极堆叠件和所述第二栅极堆叠件还包括位于由所述第一材料构成的保护层上方的由所述第二材料构成的保护层。

3.根据权利要求2所述的器件,其中,所述HK介电层位于由所述第二材料构成的保护层上方。

4.根据权利要求1所述的器件,其中,所述第一材料包括p型功函数金属或p型金属氧化物,并且所述第二材料包括n型功函数金属或n型金属氧化物。

5.根据权利要求4所述的器件,其中,所述p型金属氧化物包括Al2O3、MgO、CaO或它们的混合物,所述n型金属氧化物包括La2O3、Sc2O3、Y2O3、SrO、BaO、Ta2O5、TiO2、LaAlO3、ZrO2、Gd2O3或它们的混合物。

6.根据权利要求1所述的器件,其中,由所述第一材料构成的保护层和由所述第二材料构成的保护层的厚度小于50埃。

7.一种半导体器件,包括:

半导体衬底;

隔离部件,用于分隔所述衬底上的不同区域;

所述衬底上的p型场效应晶体管(pFET)核心区域,具有第一栅极堆叠件,所述第一栅极堆叠件包括界面层、位于所述界面层上的由第一材料构成的保护层和位于由所述第一材料构成的保护层上的高k(HK)介电层;

所述衬底上的输入/输出pFET(pFET IO)区域,具有第二栅极堆叠件,所述第二栅极堆叠件包括介电层、所述介电层上的界面层、位于所述界面层上的由第一材料构成的保护层和位于由所述第一材料构成的保护层上的HK介电层;

所述衬底上的高电阻器区域,具有第三栅极堆叠件,所述第三栅极堆叠件包括界面层、位于所述界面层上的由第一材料构成的保护层和位于由所述第一材料构成的保护层上的HK介电层;

所述衬底上的n型场效应晶体管(nFET)核心区域,具有第四栅极堆叠件,所述第四栅极堆叠件包括界面层、位于所述界面层上的由第二材料构成的保护层和位于由所述第二材料构成的保护层上的HK介电层;以及

所述衬底上的输入/输出nFET(nFET IO)区域,具有第五栅极堆叠件,所述第五栅极堆叠件具有介电层、位于所述介电层上的界面层、位于所述界面层上的由所述第二材料构成的保护层和位于由所述第二材料构成的保护层上的HK介电层。

8.根据权利要求7所述的器件,其中,所述第四栅极堆叠件和所述第五栅极堆叠件还包括位于由所述第二材料构成的保护层上方的由所述第一材料构成的保护层。

9.根据权利要求8所述的器件,其中,所述HK介电层位于由所述第一材料构成的保护层上方。

10.一种制造半导体器件的方法,所述方法包括:

提供具有n型场效应晶体管(nFET)核心区域、输入/输出nFET(nFET IO)区域、p型场效应晶体管(pFET)核心区域、输入/输出pFET(pFET IO)区域和高电阻器区域的半导体衬底;

在所述衬底的IO区域上形成氧化物层;

在所述衬底和所述氧化物层上形成界面层;

在所述界面层上沉积由第一材料构成的保护层;

在所述界面层上和由所述第一材料构成的保护层上沉积由第二材料构成的保护层;

在由所述第二材料构成的保护层上沉积高k(HK)介电层;

在所述HK介电层上沉积功函数金属层;

在所述金属层上沉积多晶硅层;以及

在所述衬底的区域上形成栅极堆叠件。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310138551.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top