[发明专利]共享存储机制的CMMB中准循环LDPC串行编码器

权利要求书

1.一种共享存储机制的CMMB中准循环LDPC串行编码器，准循环LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵G_i,j构成的阵列，g_i,j是循环矩阵G_i,j的生成多项式，其中，t=a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，CMMB标准采用了2种不同码率η的LDPC码，通过行列交换被变换为准循环LDPC码，η分别是0.5、0.75，对于这2种不同码率准循环LDPC码，均有t=36和b=256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s=(e₀,e₁,…,e_a×b-1)，后c块列对应的是校验向量p，以b比特为一段，校验向量p被等分为c段，即p=(p₀,p₁,…,p_c-1)，其特征在于，所述编码器包括以下部件：

生成多项式查找表，用于存储所有生成矩阵G中循环矩阵的生成多项式；

延时器D，其数据比特D₀,D₁,…,D₁₇滑动存储18比特信息；

缓冲器B₀,B₁,…,B₁₇，分别缓存生成矩阵G第a,a+1,…,a+17块列中循环矩阵的生成多项式；

b位二进制乘法器M₀,M₁,…,M₁₇，分别对数据比特D₀,D₁,…,D₁₇和缓冲器B₀,B₁,…,B₁₇中的生成多项式进行标量乘；

b位二进制加法器A₀,A₁,…,A₁₇，分别对b位二进制乘法器M₀,M₁,…,M₁₇的乘积和移位寄存器R₀,R₁,…,R₁₇的内容进行模2加；

移位寄存器R₀,R₁,…,R₁₇，分别存储b位二进制加法器A₀,A₁,…,A₁₇的和被循环左移1位后的结果以及最终的校验段p₀,p₁,…,p₁₇。

2.根据权利要求1所述的一种共享存储机制的CMMB中准循环LDPC串行编码器，其特征在于，所述生成多项式查找表存储所有码率准循环LDPC码生成矩阵中的循环矩阵生成多项式，对于任一码率，先依次存储第0块行中第a,a+1,…,35块列对应的生成多项式，再依次存储第1块行中第a,a+1,…,35块列对应的生成多项式，依此类推，最后依次存储第a-1块行中第a,a+1,…,35块列对应的生成多项式。

3.根据权利要求1所述的一种共享存储机制的CMMB中准循环LDPC串行编码器，其特征在于，所述缓冲器B₀,B₁,…,B₁₇共享生成多项式查找表，分时从中读取生成多项式，缓冲器B_j-a根据不同的码率η，在第i×b+j-a个时钟周期到来时从生成多项式查找表加载生成矩阵G第i块行、第j块列的生成多项式g_i,j，而在其它时刻保持不变。

4.一种共享存储机制的CMMB中准循环LDPC串行编码方法，准循环LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵G_i,j构成的阵列，g_i,j是循环矩阵G_i,j的生成多项式，其中，t=a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，CMMB标准采用了2种不同码率η的LDPC码，通过行列交换被变换为准循环LDPC码，η分别是0.5、0.75，对于这2种不同码率准循环LDPC码，均有t=36和b=256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s=(e₀,e₁,…,e_a×b-1)，后c块列对应的是校验向量p，以b比特为一段，校验向量p被等分为c段，即p=(p₀,p₁,…,p_c-1)，其特征在于，所述编码方法包括以下步骤：

第1步，清零延时器D和移位寄存器R₀,R₁,…,R₁₇，根据不同的码率η，缓冲器B_j-a在第i×b+j-a个时钟周期到来时从生成多项式查找表加载生成矩阵G第i块行、第j块列的生成多项式g_i,j，而在其它时刻保持不变；

第2步，当第k个时钟周期到来时，延时器D输入信息比特e_k，缓冲器B₀,B₁,…,B₁₇中的生成多项式分别通过b位二进制乘法器M₀,M₁,…,M₁₇与延时器D中的数据比特D₀,D₁,…,D₁₇进行标量乘，b位二进制乘法器M₀,M₁,…,M₁₇的乘积分别通过b位二进制加法器A₀,A₁,…,A₁₇与移位寄存器R₀,R₁,…,R₁₇的内容相加，b位二进制加法器A₀,A₁,…,A₁₇的和被循环左移1位后的结果分别存入移位寄存器R₀,R₁,…,R₁₇，其中，0≤k<a×b；

第3步，以1为步长递增改变k的取值，重复第2步a×b次，直到整个信息向量s输入完毕；

第4步，当时钟周期到来时，延时器D输入填充比特0，缓冲器B₀,B₁,…,B₁₇中的生成多项式分别通过b位二进制乘法器M₀,M₁,…,M₁₇与延时器D中的数据比特D₀,D₁,…,D₁₇进行标量乘，b位二进制乘法器M₀,M₁,…,M₁₇的乘积分别通过b位二进制加法器A₀,A₁,…,A₁₇与移位寄存器R₀,R₁,…,R₁₇的内容相加，b位二进制加法器A₀,A₁,…,A₁₇的和被循环左移1位后的结果分别存入移位寄存器R₀,R₁,…,R₁₇；

第5步，重复第4步18次，直到18个填充比特0输入完毕，此时，移位寄存器R₀,R₁,…,R_c-1存储的分别是校验段p₀,p₁,…,p_c-1，它们构成了校验向量p=(p₀,p₁,…,p_c-1)。