[发明专利]一种移位寄存器单元、栅极驱动电路及阵列基板

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括输入模块、输出模块、复位模块、下拉控制模块和下拉模块，其中，

所述输入模块，用于响应输入信号，将第一电压信号通过第一节点提供给输出模块；

所述复位模块，用于响应复位信号，将第二电压信号提供给输出端子；

所述输出模块，用于响应第一节点的电压信号，将第一时钟信号提供给输出端子；

所述下拉控制模块，用于响应第二时钟信号，将第二时钟信号提供给第二节点；以及响应于输入信号，将第二电压信号提供给第二节点；

所述下拉模块，用于响应第二节点的电压信号，将第二电压信号提供给第一节点和输出端子。

2.如权利要求1所述移位寄存器单元，其特征在于，所述输入模块包括：

第一薄膜晶体管，其栅极连接输入端子，漏极连接第一电压信号输入端，源极连接第一节点。

3.如权利要求1所述移位寄存器单元，其特征在于，所述复位模块包括：

第二薄膜晶体管，其栅极连接复位信号输入端，漏极连接输出端子，源极连接第二电压信号输入端。

4.如权利要求1所述移位寄存器单元，其特征在于，所述输出模块包括：

第三薄膜晶体管，其栅极连接第一节点，漏极连接第一时钟信号输入端，源极连接输出端子；

电容，连接在第一节点和输出端子之间。

5.如权利要求1所述移位寄存器单元，其特征在于，所述下拉控制模块包括：

第四薄膜晶体管，其栅极和漏极同时连接第二时钟信号输入端，源极连接第二节点；

第五薄膜晶体管，其栅极连接输入端子，漏极连接第二节点，源极连接第二电压信号输入端。

6.如权利要求1所述移位寄存器单元，其特征在于，所述下拉模块包括：

第六薄膜晶体管，其栅极连接第二节点，漏极连接第一节点，源极连接第二电压信号输入端；

第七薄膜晶体管，其栅极连接第二节点，漏极连接输出端子，源极连接第二电压信号输入端。

7.如权利要求1～6任一权利要求所述移位寄存器单元，其特征在于，所有薄膜晶体管均为N型薄膜晶体管。

8.如权利要求7所述移位寄存器单元，其特征在于，所述薄膜晶体管均为多晶硅薄膜晶体管，或者均为非晶硅薄膜晶体管，或者均为氧化物薄膜晶体管。

9.一种栅极驱动电路，包括级联的各级移位寄存器单元，其中，第一级移位寄存器单元的输入端子连接起始信号端，第一级移位寄存器单元的复位信号输入端连接第二级移位寄存器单元的输出端子；最后一级移位寄存器单元的输入端子连接前一级移位寄存器单元的输出端子，最后一级移位寄存器单元的复位信号输入端连接起始信号端；

除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的输入端子连接上一级移位寄存器单元的输出端子，复位信号输入端连接下一级移位寄存器单元的输出端子；

其特征在于，所有级联的移位寄存器单元均为如权利要求1～8任一权利要求所述的移位寄存器单元。

10.一种阵列基板，其特征在于，所述阵列基板包括：基板、形成于所述基板显示区域的有源阵列、以及设置在所述基板周边区域的如权利要求9所述的栅极驱动电路。