[发明专利]两级分块CRC运算的快速配置方法

说明书

技术领域

本发明涉及两级分块CRC运算的快速配置方法，属于通信技术领域。

背景技术

CRC编码是一种常用的错误检验码，宽带码分多址/时分-同步码分多址/长期演进系统(WCDMA/TD-SCDMA/LTE)等各版本的协议中都使用了多种不同长度的CRC运算（包括校验值生成与校验），以保证各种传输格式下信息传输的正确性。

CRC编码是一种系统循环码，编码后的数据分为信息序列和校验序列两部分，信息序列在左，校验序列在右。CRC编码作为一种循环码，其校验序列每循环一位，都可能作为某一特定消息序列的校验序列。

一般原理：

发送信息序列b₀b₁…b_k-1b_k对应多项式为M(X)=b₀X^k+b₁X^k-1…+b_k-1X+b_k，生成多项式G(X)=p_mX^m+p_m-1X^m-1…+p₁X+p₀，校验序列R(X)=M(X)×X^mmodG(X)对应多项式为R(X)=r_m-1X^m-1+r_m-2X^m-2…+r₁X+r₀，发送序列M_S(X)=M(X)×X^m+R(X)；接收序列M_R(X)，如果无差错接收M_R(X)=M_S(X)，则M_R(X)modG(X)=0，否则出错。

由上可知生成CRC校验位和对接收序列进行校验都通过以G(X)为模做除法的方式来实现；除法电路通常使用反馈移位寄存器来实现，图1为一种现有的CRC校验生成电路，图2、图3为申请号为201210401213.6、名称为“CRC逆序串行解码算法、扩展的并行逆序解码方法及装置”中给出的先进先出的CRC正序校验电路和后进先出的CRC逆序校验电路的示意图。三类运算电路结构相同，对于该结构的优化，相关文献给出了多种优化方法：并行位宽、查表法、分块处理等。上述方法部分涉及多项式计算，对于不同长度的CRC编码、解码难以推广，无法实现快速配置；部分仍采用顺序处理结构，通过增加并行计算位宽提高运行速度，无法满足超高速链路需求。

发明内容

有鉴于此，本发明的主要目的是针对三类相同电路结构提出一种两级分块CRC运算的快速配置方法，第一级分块用于并行处理的多通道设置，第二级分块用于顺序处理的通道内并行位宽设置，不仅能够快速配置校验值生成和正序、逆序校验，并且能够利用并行结构进一步的提高CRC的运算速度。

为达到上述目的，本发明的技术方案是这样实现的：

提供一种两级分块CRC运算的快速配置方法，第一级分块处理包括如下步骤：

步骤1：将L位输入处理序列a₁…a_L的最后m位，直接作为通道0的输出，即C₀=(a_L-m+1...a_L-1a_L)；

步骤2：剩余序列a₁…a_L-m从右往左被分成n块，每块长度为W，若a₁所在数据块长度小于W，前面补零使数据块长度为W，依次放入通道i中处理，通过第二级分块处理获得C_i，其中（表示向上取整数），i=1,2,...,n；

步骤3：将所有通道内的计算结果异或，求得

第二级分块处理为对通道1～n内W位数据实现顺序并行位宽处理，即计算C_i包括如下步骤：

步骤1：定义每个通道中处理的W位比特数从左往右为c₁…c_W；将c₁…c_W从左往右进行w位分块，最后一块长度为t，t=w或