[发明专利]一种高频科氏质量流量计数字信号处理系统

权利要求书

1.一种高频科氏质量流量计数字信号处理系统，其特征在于包括DSP芯片、第一信号调理模块、第二信号调理模块、恒流源、Pt100铂电阻、第一ADC模块、第二ADC模块、第三ADC模块、模拟驱动模块、外扩FLASH模块、PWM输出模块、电流输出模块、外扩UART模块、HART调制模块、人机接口模块、掉电保护模块和系统软件；所述第一信号调理模块、第二信号调理模块、第一ADC模块和第二ADC模块组成信号调理与ADC模块；所述DSP芯片采用TMS320C6726芯片；由于TMS320C6726芯片片内外围设备资源有限，且串行外围设备接口SPI和I2C引脚是相互复用的，因此，使用GPIO模拟串行通信协议来控制外围设备芯片；为了减少GPIO的使用，对具有相同接口形式的外围设备FRAM存储器芯片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接，通过各自的片选信号来控制每个外围设备；根据实际用到的硬件和软件的模块，对DSP硬件资源进行合理分配。

2. 如权利要求1所述的一种高频科氏质量流量计数字信号处理系统,其特征在于：

DSP芯片的供电电路分为两路，大电流一路采用DC/DC+LDO的方案，小电流直接经过LDO转换得到；其中，使用降压型DC/DC TPS54160芯片作为前端预降压电路，将5V降至2.7V，其转换效率在输出电流0.5A左右时可达85%；使用TPS70445芯片作为双路独立LDO转换芯片，3.3V输出电流可达1A，1.2V输出电流可达2A；同时还兼有上电复位和手动复位功能。

3.如权利要求1所述的一种高频科氏质量流量计数字信号处理系统，其特征在于：

所述的外扩FLASH模块中，FLASH芯片为异步存储器，将其片选信号CE与DSP芯片EMIF模块异步存储器的使能引脚EM_CS[2]相连；FLASH数据线的位数决定了DSP芯片引脚EM_BA[0]和EM_BA[1]连接方式；FLASH数据线为16位，将DSP的EM_BA[1]连至FLASH的地址线A[0]，EM_BA[0]悬空；FLASH大小为128K*16bit，访问时需要16根数据总线和17根地址总线，数据总线DQ[15:0]分别与DSP芯片外扩存储器数据线引脚EMD[15:0]相连；由于DSP外扩地址总线数量有限，只有EM_A[12:0]13根地址线，加上前面的EM_BA[1]，最多能够访问的外部存储器容量为16K*16bit，因此需要使用额外的4个GPIO作为高位地址总线，在配置GPIO口之前，FLSAH的初始地址应为0h，所以 GPIO需要接电阻下拉。

4.如权利要求1所述的一种高频科氏质量流量计数字信号处理系统，其特征在于：

所述的外扩UART模块采用SC16IS762 双通道UART扩展芯片；该芯片的接口方式为SPI形式，芯片的SDI、SDO、SCLK引脚分别连接至DSP系统中SPI总线SPIDI、SPICLK、SPIDO上，片选信号连接至DSP上使能为GPIO功能的ACLKR1引脚上；电路中使用外部有源晶体振荡器；P4接口输出连接电平转换电路后，实现RS232通讯或RS485通讯；RS232通讯电平转换芯片使用TRSF3220E；RS485通讯电平转换电路使用SP384芯片。

5.如权利要求1所述的一种高频科氏质量流量计数字信号处理系统，其特征在于：

所述的信号调理与ADC模块采用“仪用放大器+RC抗混叠滤波+                                                ADC”的结构；与科氏质量流量计中的传感器1和传感器2相连，接收、调理和转换这两个速度传感器的输出信号；仪用放大器采用INA128芯片，仪用放大倍数不超过50倍；为了防止输入端由于偏置电流的影响而饱和，仪用放大器输入端一般外接电阻上拉或下拉；使用型的ADC以保证高精度测量，采用型ADC芯片ADS1255；信号输入采用伪差分的形式；型ADC差分输入端AIN0和AIN1，AIN0端输入单极性交流信号，AIN1端输入基准电压，且两路都经过RC抗混叠滤波器；外部有源控制时钟采用有源晶振，晶振频率为7.68MHz，从而控制ADC过采样率为1.92 MHz；

为了使时钟信号边沿更陡峭，中间经过施密特触发器对有源晶振信号进行整形；型ADC前端抗混叠滤波器由简单的RC滤波器组成。