[发明专利]栅极驱动电路和阵列基板

权利要求书

1.一种栅极驱动电路，其特征在于，包括多个栅极驱动单元组，每一个所述栅极驱动单元组包括m个栅极驱动单元，所述m为大于1的整数，每一个所述栅极驱动单元组向同一条栅线输出栅极驱动信号，当所述栅极驱动单元组中的一个栅极驱动单元故障时，终止所述故障的栅极驱动单元的工作并由其它栅极驱动单元维持所述栅极驱动单元组工作。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述m为大于等于2并且小于等于5的整数。

3.根据权利要求1或2所述的栅极驱动电路，其特征在于，

每个所述栅极驱动单元包括栅极驱动模块、检测模块和控制模块，其中，所述栅极驱动模块包括第一输入端口和第二输入端口，所述栅极驱动模块的第一输入端口连接第一时钟信号，所述栅极驱动模块的第二输入端口连接与所述第一时钟信号反相的第二时钟信号，

当所述检测模块检测到所述栅极驱动模块的第一输入端口和所述栅极驱动模块的第二输入端口之间短路时，向所述控制模块发送短路信号，所述控制模块根据所述短路信号，断开所述栅极驱动模块的第一输入端口与第一时钟信号的连接、和所述栅极驱动模块的第二输入端口与第二时钟信号的连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述检测模块包括减法子模块和取绝对值子模块，

所述减法子模块具有第一输入端口和第二输入端口，所述减法子模块的第一输入端口连接所述栅极驱动模块的第一输入端口，所述减法子模块的第二输入端口连接所述栅极驱动模块的第二输入端口，对所述栅极驱动模块的第一输入端口和所述栅极驱动模块的第二输入端口的输入信号做差值，所述减法子模块的输出端连接所述取绝对值子模块，向所述取绝对值子模块输出差值信号；

所述取绝对值子模块的输出端连接所述控制模块，对接收到的所述差值信号取绝对值，当所述绝对值小于预设值时，向所述控制模块发送短路信号。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述减法子模块包括：

第一电阻、第二电阻、第三电阻、第四电阻和第一运算放大器；

所述第一电阻的第一端连接所述减法子模块的第一输入端口，所述第一电阻的第二端连接所述第一运算放大器的反相输入端；

所述第二电阻的第一端连接所述减法子模块的第二输入端口，所述第二电阻的第二端连接所述第一运算放大器的同相输入端；

所述第三电阻的第一端连接所述第一运算放大器的反相输入端，所述第三电阻的第二端连接所述第一运算放大器的输出端；

所述第四电阻的第一端连接所述第一运算放大器的反相输入端，所述第四电阻的第二端接地；

所述第一运算放大器的反相输入端连接所述第一电阻的第二端，所述第一运算放大器的同相输入端连接所述第二电阻的第二端，所述第一运算放大器的输出端连接所述减法子模块的输出端；

其中，所述第一电阻的阻值与所述第二电阻的阻值相等，所述第三电阻的阻值与所述第四电阻的阻值相等。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述取绝对值子模块包括：

第一二极管、第五电阻、第六电阻和第二运算放大器，

所述第一二极管的输入端连接所述取绝对值子模块的输入端，所述第一二极管的输出端连接所述取绝对值子模块的输出端；

所述第五电阻的第一端连接所述取绝对值子模块的输入端，所述第五电阻的第二端连接所述第二运算放大器的反相输入端；

所述第六电阻的第一端连接所述第二运算放大器的反相输入端，所述第六电阻的第二端连接所述取绝对值子模块的输出端；

所述第二运算放大器的反相输入端连接所述第五电阻的第二端，所述第二运算放大器的同相输入端接地，所述第二运算放大器的输出端连接所述取绝对值子模块的输出端；

其中，所述第五电阻的阻值与所述第六电阻的阻值相等。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述控制模块包括第一开关管和第二开关管，

所述第一开关管和所述第二开关管的栅极连接所述取绝对值子模块的输出端，

所述第一开关管的第一端连接所述第一时钟信号，所述第一开关管的第二端连接所述栅极驱动模块的第一信号输入端；

所述第二开关管的第一端连接所述第二时钟信号，所述第二开关管的第二端连接所述栅极驱动模块的第二信号输入端。