[发明专利]用于解速率匹配的方法和装置

说明书

相关申请的交叉引用

本申请要求于2012年4月19日递交的第61/635,665号美国临时申请的优先权，其公开内容通过引用的方式全部并入于此。

技术领域

本发明的实施方式总体涉及通信系统中的速率匹配技术，并且更具体地，涉及在长期演进(LTE)系统中由用户设备使用的解速率匹配方法和装置。

背景技术

LTE是第三代移动通信(3G)技术的演进，它改进并增强了3G的空中接入技术。在LTE系统中采用了混合自动重传请求(HARQ)技术以保证服务质量(QoS)要求，进一步提高了数据传输的可靠性。

在现有的移动通信系统中，为了使传输信道匹配物理信道的承载能力，在基站侧(例如eNB)发送数据之前要进行速率匹配的处理。速率匹配是在通信系统中普遍使用的技术，其支持灵活的码速率和HARQ机制。速率匹配是指传输信道上的比特被重发(Repeated)或者被打孔(Punctured)，以匹配物理信道的承载能力，从而使得信道映射时达到传输格式所要求的比特速率。打孔指依照配置的特定图案将一个比特从比特序列中打掉，同时将后面的比特依次前移一位的处理。重复指在当前比特和后面的比特之间插入一次当前比特的处理。经过速率匹配处理之后，如果输入比特数少于输出比特数，则使用了重复处理；并且如果输入比特数多于输出比特数，则使用了打孔处理。速率匹配与交织一起应用也可作为误码校正的一部分。

解速率匹配是速率匹配的逆过程，并且是下行信道接收的一个重要处理过程。简单来讲，解速率匹配是使被打掉的比特得以恢复，或者使重复的比特被打掉，从而获得编码之后、速率匹配之前的数据流。

然而，在现有技术中，尤其是在LTE系统中，在用户设备侧使用的解速率匹配的方法通常需要多个周期(cycles)才能完成对一个软比特(SB)的处理，而且需要较大的缓冲存储空间。

发明内容

根据本发明的实施方式，提出了一种在LTE系统中使用的解速率匹配的方法。该方法通过对数据进行并行处理并且将对SB的解交织过程简化到一个周期中而使得解速率匹配的速度大大提高并且节省了解速率匹配的数据的存储空间。

根据本发明的一个方面，提供了一种用于解速率匹配的方法和装置，该方法包括：接收经速率匹配的编码数据流；将所述经速率匹配的编码数据流缓存在缓冲存储器中；在每个周期中从所述缓冲存储器中读出一个或多个比特；以及在所述每个周期中，针对所述一个或多个比特计算其在所述编码数据流经速率匹配之前的数据流中的对应地址；并且基于所计算的地址将所述一个或多个比特存储在后级存储器中。

根据本发明的另一个方面，提供了一种用于解速率匹配的设备，包括：用于接收经速率匹配的编码数据流的装置；用于缓存所述经速率匹配的编码数据流的装置；用于在每个周期中从所述用于缓存所述经速率匹配的编码数据流的装置中读出一个或多个比特的装置；用于在所述每个周期中针对所述一个或多个比特计算其在所述编码数据流经速率匹配之前的数据流中的对应地址的装置；以及用于基于所计算的地址将所述一个或多个比特存储在后级存储器中的装置。

根据本发明的又一方面，提供了一种通信设备，包括：接收器，被配置用于从基站接收下行数据；存储器，包括缓冲存储器和后级存储器；以及处理器，被配置用于从所述下行数据中获得经速率匹配的编码数据流、并且包括解速率匹配模块，其中，所述解速率匹配模块被配置用于：接收经速率匹配的编码数据流；将所述经速率匹配的编码数据流缓存在所述缓冲存储器中；在每个周期中从所述缓冲存储器中读出一个或多个比特；在所述每个周期中，针对所述一个或多个比特计算其在所述编码数据流经速率匹配之前的数据流中的对应地址；以及基于所计算的地址将所述一个或多个比特存储在所述后级存储器中。

根据本发明各实施方式的解速率匹配的方法将对软比特的解速率匹配简化到一个周期过程。另外，将Turbo输入缓冲器分成两个或三个分离的单端口存储器，以支持两个校验比特的并行处理。同时，通过在接收系统中利用相同的解交织器对系统比特和第一校验比特(P1)进行解交织而节省了地址生成引擎的数量。

附图说明

结合附图并参考以下详细说明，本发明各实施方式的特征、优点及其他方面将变得更加明显，在此以示例性而非限制性的方式示出了本发明的若干实施方式。在附图中：

图1示出了现有技术中对Turbo编码的传输信道进行速率匹配的原理图；