[发明专利]半导体装置及其制备方法

说明书

技术领域

本发明关于半导体技术，且特别关于一种半导体装置及其制备方法

背景技术

在动态随机存取存储(dynamic random access memory；DRAM)单元中，不完美的组件(即晶体管和电容)会造成电荷流入或泄出电容，从而毁损存储单元(memory cell)内的数据。为避免数据漏失，DRAM存储单元需要经常进行更新(refresh)。

电荷可从电容向基材流失，或者经过存取晶体管流失；后者一般称为次临界泄漏(sub-threshold leakage)，其是因为场效存取晶体管的通道无法藉由栅极电压达成完全不导通。电荷流失是长久以来的问题，需要有效的解决方法。

此外，在动态随机存取存储单元内，接触栓塞(contact plug)使用于连接一源/漏极区与一如电容或数字线等组件。接触栓塞可以金属来形成或以掺杂选择性磊晶生长硅材料(doped selective epitaxial growth(SEG)silicon material)来形成，如美国专利US6,399,488所示。美国专利US6,399,488所示的SEG硅接触栓塞具有两部份：第一部份是同时进行选择性磊晶生长工艺及热掺杂工艺来制作；第二部分是先进行选择性磊晶生长工艺，直到第二部分形成后，再进行掺杂工艺，其中磷作为掺杂物。然而，如果磷从接触栓塞扩散到源/漏极区，则源/漏极区的掺杂浓度会增加。再者，SEG硅层的成长难以控制。如果SEG硅层太薄，则SEG硅层的均匀性不佳；如果SEG硅层太厚，则两相邻的SEG硅接触栓塞可能会彼此相连。

发明内容

本发明一实施例揭露一种半导体装置，其包含一基材、一绝缘层、一非掺杂硅层，以及一硅材料。基材包含一掺杂区。绝缘层形成于基材上。绝缘层可包含与掺杂区对应的一接点孔。非掺杂硅层形成于掺杂区上。硅材料从非掺杂硅层开始填充接点孔。

本发明一实施例揭露一种半导体装置的制备方法，其包含下列步骤：形成一绝缘层于一基材上，其中该基材包含一掺杂区；形成一接点孔于该绝缘层，其中该接点孔对应该掺杂区；进行选择性磊晶生长工艺，以于该基材的该掺杂区上形成一硅层；以及以一硅材料从该硅层填充该接点孔。

本发明另一实施例揭露一种半导体装置，其包含多对的字元线、多对的数字线、多个硅柱、一绝缘层、一非掺杂硅层，以及一硅材料。多对的数字线形成于多对的字元线下方。各硅柱包含一掺杂区。各硅柱耦接一对应对的字元线和一对应对的数字线。绝缘层形成于所述多个硅柱上。绝缘层包含多个接点孔，其中所述多个接点孔对应所述多个掺杂区。非掺杂硅层从所述多个掺杂区形成。硅材料从该非掺杂硅层开始填充该接点孔。

本发明至少部分实施例揭露的半导体装置因包含非掺杂硅层，故可避免掺杂扩散到源/漏极区及降低电荷漏失。

附图说明

图1为本发明一实施例的半导体装置的立体示意图。

图2至图7为本发明一实施例的示意图，其用于例示一半导体装置的制备方法。

图8为一示意图，其例示本发明一实施例的电荷漏失降低结果。

图9为本发明另一实施例的半导体装置的示意图。

图10为本发明一实施例的示意图，其例示在一存储装置的一周边电路区内的半导体装置的接点构造。

其中，附图标记说明如下：

1：半导体装置

9：半导体装置

10：基材

11：硅柱

12：字元线

13：数字线

14：电容

15：绝缘材料

17：接点构造

21：二氧化硅层

22：氮化硅层

23：沟槽

24：氮化硅层

25：二氧化硅层

26：阻障层

27：绝缘层

28：位置

31：沟槽

32：二氧化硅层

33：二氧化硅层

34：氮化硅层

35：绝缘层

41：绝缘层

42：氮化硅层

43：接点孔

90：沟槽隔离

91：基材

92：绝缘层

93：接点孔

94：电容

101：基材

102：沟槽隔离

103、104：掺杂区

105：接点孔

106：绝缘层

171：非掺杂硅层

172：硅材料