[发明专利]一种用于改善汽车电子控制系统电磁兼容特性的微控制器有效
申请号: | 201310154412.6 | 申请日: | 2013-04-28 |
公开(公告)号: | CN104123117B | 公开(公告)日: | 2018-09-25 |
发明(设计)人: | 王海欣;于梦溪 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | G06F9/22 | 分类号: | G06F9/22 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 改善 汽车 电子 控制系统 电磁 兼容 特性 控制器 | ||
1.一种用于改善汽车电子控制系统电磁兼容特性的微控制器,其特征在于,该微控制器是对多模式时钟产生模块和IO端口模块分别进行改进:
对多模式时钟产生模块进行时钟门控的设计,将时钟门控的方法应用于多模式时钟产生模块,保证在不同工作模式下进行内核与外设的两级时钟门控设置,将未用到的冗余功能模块的时钟关闭,对应的逻辑资源停止工作,从而降低由于这些额外部分带来的电磁干扰;
对IO端口模块进行降低并有效控制电磁干扰的设计,采用翻转速率和驱动强度控制的方法对IO端口模块进行电磁兼容特性的加固,有效地控制瞬态电流的变化强度,使得微控制器芯片对外的电磁干扰强度降低,并且由于施密特触发器的引入也提高了电磁抗扰度的能力;
其中,所述IO端口模块具有多个可配置的输入输出控制单元,包括P0,P1,P2,P3四个并行端口,其中P0、P1只用作数字端口,P2、P3可选择作为数字或者模拟端口,模拟端口用于多通路ADC的1-16路模拟输入,P1支持8路外部中断复用;该微控制器采用翻转速率和驱动强度控制的方法对IO端口模块进行EMC特性的加固,对于每一组通用P口,都有对应的翻转速率和驱动强度控制寄存器;
所述多模式时钟产生模块用于管理片上时钟资源,对内核的时钟信号进行独立控制或者通过SFR总线对各个外设功能进行单独门控;所述多模式时钟产生模块包括时钟源选择子模块和时钟门控子模块,时钟源选择子模块用于选择系统时钟信号,由外部振荡器或者PLL倍频作为输入;时钟门控子模块根据系统工作模式的不同将内核和外设总开关的时钟使能信号enable_clk_core与enable_clk_peripheral进行第一级控制,外设中各个功能模块时钟使能信号进行第二级控制,保证在每一种工作模式下系统即满足功能要求又能改善EMC特性。
2.根据权利要求1所述的用于改善汽车电子控制系统电磁兼容特性的微控制器,其特征在于,所述多模式时钟产生模块支持多种模式的时钟选择,包括外部时钟旁路PLL、外部时钟PLL倍频、内部振荡器旁路PLL、内部振荡器PLL倍频以及具有时钟失锁检测特性。
3.根据权利要求1所述的用于改善汽车电子控制系统电磁兼容特性的微控制器,其特征在于,所述时钟源选择子模块在系统上电复位后以外部振荡器时钟作为内部时钟,经过程序配置PLL寄存器,当振荡器稳定后,将时钟切换为片内PLL时钟。
4.根据权利要求3所述的用于改善汽车电子控制系统电磁兼容特性的微控制器,其特征在于,所述片内PLL时钟由片外高精度时钟振荡器输入时钟或由片内8MHz RC振荡器作为时钟输入源,经过PLL倍频后产生用于芯片工作的时钟信号。
5.根据权利要求1所述的用于改善汽车电子控制系统电磁兼容特性的微控制器,其特征在于,所述时钟源选择子模块被配置为以下四种工作模式:
Run Mode模式:系统处于正常模式,各个模块的时钟门控根据需要设置CPCG1和CPCG2寄存器打开,对控制器局域网络(Controller Area Network,CAN)、脉冲宽度调试(PulseWidth Modulation,PWM)、局部互联网络(Local Interconnect Network,LIN)等模块进行单独门控;
Idle Mode模式:系统处于闲置模式,内核时钟停止,并禁止WDT的时钟;
Stop Mode模式:系统处于停止模式,内核时钟停止,禁止除RTC模块、低压检测模块、过温检测模块、P1外部中断模块以外所有外设时钟;
Debug Mode模式:系统处于调试模式,则禁止原来所有的时钟输出,原系统时钟将被TCK所取代。
6.根据权利要求5所述的用于改善汽车电子控制系统电磁兼容特性的微控制器,其特征在于,
在Run Mode模式下,第一级时钟门控对象——微控制器MCU内核以及外设总开关的相应时钟使能有效,此时第二级时钟门控对象——各外设模块的时钟使能根据系统需求能够单独设置为打开或者关闭;
在Idle Mode模式下,第一级时钟门控对象中内核的时钟关闭,而外设总开关的时钟打开,此时各外设模块时钟使能能够进行单独设置;
在Stop Mode模式下,微控制器MCU内核和外设总开关的时钟都关闭,此时第二级时钟门控对象中除实时时钟模块(Real Time Counter,RTC)、低压检测模块(Low VoltageDetect,LVD)、过温检测模块(Over Temperature Protection,OPT)、P1外部中断模块(Interrupt0-7,INT0-7)以外所有外设时钟都关闭;
在Debug Mode模式下,禁止原来所有的时钟输出,原系统时钟将被TCK所取代,外部资源通过调试接口(Joint Test Action Group,JTAG)访问内部存储器以及对CPU内核进行调试。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310154412.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:使用磁盘基本输出输入系统的电脑系统及其方法
- 下一篇:一种大容量存储装置