[发明专利]半导体器件及其制造方法有效
| 申请号： | 201310156840.2 | 申请日： | 2013-04-28 |
| 公开（公告）号： | CN104124165B | 公开（公告）日： | 2018-09-18 |
| 发明（设计）人： | 许杰 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件制造方法，包括：
在衬底上形成沿第一方向延伸的多个鳍片和鳍片之间的沟槽；
在沟槽中填充成应力衬层；
在应力衬层中形成沿第二方向延伸的开口；
在开口中形成沿第二方向延伸并且跨越多个鳍片的栅极堆叠，应力衬层直接面接触栅极堆叠沿第一方向的两侧。
2.如权利要求1的半导体器件制造方法，其中，应力衬层的材质包括氮化硅、DLC及其组合。
3.如权利要求1的半导体器件制造方法，其中，对于PFET而言应力衬层具有张应力，对于NFET而言应力衬层具有压应力。
4.如权利要求1的半导体器件制造方法，其中，形成栅极堆叠之后进一步包括：
在栅极堆叠沿第一方向的两侧形成栅极侧墙；
在栅极侧墙沿第一方向两侧的鳍片顶部形成源漏区；
在源漏区上形成金属硅化物。
5.如权利要求1的半导体器件制造方法，其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层以及电阻调节层。
6.一种半导体器件，包括：
衬底上沿第一方向延伸的多个鳍片；
沿第二方向延伸并且跨越了每个鳍片的栅极堆叠；
位于栅极沿第一方向的两侧的鳍片上的源漏区；
其中，多个鳍片之间、栅极堆叠沿第一方向的两侧具有应力衬层，应力衬层直接面接触栅极堆叠沿第一方向的两侧。
7.如权利要求6的半导体器件，其中，应力衬层的材质包括氮化硅、DLC及其组合。
8.如权利要求6的半导体器件，其中，对于PFET而言应力衬层具有张应力，对于NFET而言应力衬层具有压应力。
9.如权利要求6的半导体器件，其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层以及电阻调节层。
10.如权利要求6的半导体器件，其中，源漏区上具有金属硅化物。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310156840.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：水中平衡功能训练仪
- 下一篇：脚背掷远用的双圆柱形沙袋
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
