[发明专利]鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种鳍式场效应晶体管及其形成方法。

背景技术

MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（Fin FET）是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区。

图1～图5为现有鳍式场效应晶体管形成过程的结构示意图，图2为图1沿切割线AB方向的剖面结构示意图。

请参考图1，提供半导体衬底100，所述半导体衬底100上具有若干凸起的鳍部101，在相邻鳍部101之间的半导体衬底100上具有隔离结构102，所述隔离结构102的顶部表面低于所述鳍部101的顶部表面，鳍部101的侧壁和顶部表面具有栅极结构103。

参考图2，形成覆盖所述半导体衬底100、栅极结构103、隔离结构102和部分鳍部101表面的第一掩膜层108，所述第一掩膜层108中具有暴露栅极结构103两侧的部分鳍部101表面的第一开口（图中未标示）；沿第一开口刻蚀栅极结构103两侧暴露的鳍部101，形成凹槽104。

参考图3，采用选择性外延工艺在所述凹槽104（参考图2）中填充满应力材料，形成嵌入式源/漏区109。

参考图4，去除所述第一掩膜层108（参考图3）；形成覆盖所述半导体衬底100和栅极结构103的介质层105；在所述介质层105上形成第二掩膜层110，所述第二掩膜层110具有暴露介质层105表面的第二开口（图中未标示）；以所述第二掩膜层110为掩膜，沿第一开口刻蚀所述介质层105，在介质层105中形成暴露嵌入式源/漏区109表面的通孔106。

参考图5，在通孔106（参考图4）中填充满金属，形成金属插塞107。

现有的鳍式场效应晶体管的形成工艺较为复杂。

发明内容

本发明解决的问题是简化鳍式场效应晶体管的形成工艺。

为解决上述问题，本发明技术方案提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有凸起的鳍部，所述鳍部侧壁和顶部表面上具有若干分立的栅极结构，栅极结构的侧壁表面具有侧墙；形成覆盖所述鳍部、栅极结构、侧墙和半导体衬底的介质层，所述介质层的表面高于栅极结构的顶部表面；在所述介质层上形成图形化的掩膜层；以所述图形化的掩膜层，刻蚀所述介质层，形成第一开口，所述第一开口暴露出相邻栅极结构之间的鳍部表面和侧墙表面；沿第一开口刻蚀所述相邻栅极结构之间暴露的鳍部，在鳍部中形成凹槽；在凹槽中填充满应力材料，形成鳍式场效应晶体管的共享源/漏区；在第一开口内填充满第一金属，在共享源/漏区上形成金属插塞。

可选的，所述第一开口包括第一部分和第二部分，第一部分位于相邻的栅极结构之间，且第一部分暴露出相邻的栅极结构之间的侧墙的表面和鳍部的表面，第二部分位于第一部分上方的介质层中，第二部分的宽度大于第一部分的宽度。

可选的，所述侧墙的材料与介质层的材料不相同。

可选的，所述介质层的材料为SiN、SiOCN、SiON或SiBCN。

可选的，所述应力材料为硅锗或碳化硅。

可选的，所述应力材料的形成工艺为选择性外延。

可选的，所述应力材料为硅锗，进行选择性外延形成应力材料时原位掺杂有P型杂质。

可选的，所述P型杂质为硼离子、铝离子、铟离子中的一种或几种。

可选的，所述应力材料为碳化硅，进行选择性外延形成应力材料时原位掺杂有N型杂质。

可选的，所述N型杂质为磷离子、砷离子、锑离子中的一种或几种。

可选的，所述共享源/漏区的表面高于鳍部顶部表面，形成抬高共享源/漏区。

可选的，所述在第一开口填充第一金属之前，还包括：在所述共享源/漏区表面形成金属硅化物。

可选的，所述金属硅化物形成的过程为：在所述共享源/漏区表面、第一开口的侧壁表面形成第二金属层；对所述第二金属层进行退火，第二金属层中的金属与共享源/漏区中的硅反应形成金属硅化物；去除未反应的第二金属层。

可选的，所述第二金属层为镍、钴或钛。

可选的，所述第一金属为W、WN或TiN。

可选的，所述第一金属的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。