[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种半导体器件的形成方法。

背景技术

在半导体制造工业中，通常需要采用光刻技术，光刻技术利用光学-化学反应原理和化学、物理刻蚀方法，将电路图形传递到单晶表面或者介质层上，形成有效图形窗口或者功能图形。

传统的光刻工艺分辨率已到达理论值，为了越过传统光刻工艺理论分辨率的限制，提高半导体器件的集成密度和形成具有纳米级尺寸的结构，高分辨率的光刻工艺已经被发展和运用，例如版-刻-版-刻(litho-etch-litho-etch，LELE)和版-版-刻(LLE)光刻技术。但是，利用这些技术制作通孔（via）、沟槽（trench）、金属插塞（metal plug）或者金属互连线时，所形成的通孔、沟槽、金属插塞或者金属互连线通常无法达到所需的密集排列。

为此，需要一种新的半导体器件的形成方法，以解决现有技术存在的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以提高通孔、沟槽、金属插塞或者金属互连线的排列密度。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供衬底，所述衬底上包含介质层；

在所述介质层上形成硬掩膜层；

在所述硬掩膜层中形成贯穿所述硬掩膜层厚度的一个或者多个条状开口；

在所述条状开口上形成两个以上沿所述条状开口长度方向分布的柱状结构，所述柱状结构的上表面高于所述硬掩膜层的上表面；

在所述柱状结构的侧面形成位于所述硬掩膜层上的侧墙，所述侧墙沿同一所述条状开口长度方向上的两倍厚度小于同一所述条状开口上相邻两个所述柱状结构之间的距离；

去除所述柱状结构；

以所述侧墙和所述硬掩膜层为掩模，在所述介质层中形成通孔或者沟槽。

可选的，还包括：在所述通孔或者沟槽中形成金属层，所述金属层的上表面与所述介质层的上表面齐平。

可选的，所述硬掩膜层为金属硬掩膜层，在所述介质层上形成所述金属硬掩膜层之前，还包括：在所述介质层上形成刻蚀停止层。

可选的，所述金属硬掩膜层的材料包括氮化钛或者氮化铜，厚度为所述刻蚀停止层的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅和碳氮化硅的一种或者多种的任意组合。

可选的，所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛和氮化铜中的至少一种或者多种的任意组合。

可选的，所述柱状结构的材料包括光刻胶材料、含硅底部抗反射层材料、无定形碳材料和氮化硅材料的一种或者多种的任意组合，高度为5nm～100nm。

可选的，所述条状开口的宽度为5nm～200nm。

可选的，所述条状开口为两个以上，相邻的两个所述条状开口之间的距离小于或等于所述侧墙厚度的两倍。

可选的，所述柱状结构的横截面形状为圆形、椭圆形、矩形或者菱形。

本发明还提供另外一种半导体器件的形成方法，包括：

提供衬底；

在所述衬底上形成一个或多个第一条状结构；

在所述第一条状结构的侧面形成位于所述衬底上的第一侧墙；

去除所述第一条状结构；

形成覆盖所述第一侧墙和所述衬底的牺牲层；

在所述牺牲层上形成一个或多个第二条状结构，所述第二条状结构的长度方向与所述第一侧墙的长度方向呈大于或等于45°且小于或等于90°的夹角；

在所述第二条状结构的侧面形成位于所述牺牲层上的第二侧墙；

以所述第二侧墙为掩模，蚀刻所述牺牲层和所述第一侧墙，并去除所述牺牲层，形成矩阵排列的多个立柱。

可选的，所述第一条状结构的材料包括光刻胶材料、含硅底部抗反射层材料、无定形碳材料和氮化硅材料的一种或者多种的任意组合。

可选的，所述第一侧墙的制作材料包括氮化铜，在形成所述多个立柱之后，还包括在氢气气氛中对所述多个立柱进行退火处理，使所述氮化铜被还原成铜。

可选的，还包括所述立柱之间形成超低k介质材料。

可选的，所述第一侧墙或者所述第二侧墙的制作材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛和氮化铜中的至少一种或者多种的任意组合。

与现有技术相比，本发明的技术方案具有以下优点：