[发明专利]处理中断请求事件的装置与方法

说明书

技术领域

本发明涉及一种中断导引机制(interrupt routing scheme)，特别涉及一种中断控制器、包含有中断控制器与处理器的装置以及用来处理系统中的中断请求事件的相对应方法。

背景技术

针对具有多个处理器(也称作微处理器(microprocessor))的系统，为了执行一服务例程(service routine)，通常需要对所述多个处理器其中之一发出一中断请求事件(interrupt request event)。当处理器正在执行主程序时接收到一中断请求事件，则处理器会暂时中断执行中的主程序，并且接着执行对应中断输入的中断请求事件所指定的中断服务例程(Interrupt Service Routine,ISR)。在系统中，多个中断输入可能会由多种来源所产生，由于一个处理器无法同时执行对应所述多个中断输入的多个中断服务例程，因此需要提供一中断控制器以接收各种中断输入，并且将所述多个中断输入导引至所述多个处理器的其中之一或多个处理器，然而，当前所发展的中断导引机制无法在所述多个处理器在特定时段中变忙碌或无法使用的严峻情形下达到稳定且更好的效能。

发明内容

因此本发明的目的之一在于公开一种中断控制器、包含所述中断控制器与至少一处理器的装置以及相对应的方法，来解决上述问题并且改善整体系统的效能与稳定度。

依据本发明的实施例，公开一种耦接到多个处理器并用以将至少一中断请求事件导引至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一与第二处理器是用以处理中断请求事件。控制电路可被用来撤回或取消已经被送至第一处理器的中断请求事件的设立。

依据本发明的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用来处理中断请求事件。控制电路是用来依据分别对应于所述多个处理器的加权值来传送中断请求事件至所述多个处理器。

依据本发明的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用来处理中断请求事件。在传送中断请求事件之前，控制电路是用以通过设立中断预先请求信号连同相同的中断矢量编号来传送预先请求事件至所述多个处理器以查询是否所述多个处理器个别可以接受中断请求事件。

依据本发明的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用来处理中断请求事件。所述控制电路是结合一串速率控制逻辑来实现，用以产生速率指标值给所述接收电路以动态调整相关中断输入的紧急等级。