[发明专利]一种适用于VLSI片上时钟系统的偏斜检测和去偏斜调节电路

权利要求书

1. 一种适用于VLSI片上时钟系统的偏斜检测和去偏斜调节电路，其特征在于由早相位检测模块、偏移量检测模块、转码电路、可配置延时电路和两个二选一的数据选择器组成；当有两路有偏斜的时钟输入时，早相位检测模块用来检测两路时钟相位的先后性，输出信号送给两个二选一的数据选择器（MUX），其中，第一数据选择器（MUX_0）用来选择相位较晚的时钟， 第二数据选择器（MUX_1）用来选择相位较早的时钟；第二数据选择器（MUX_1）的输出与可配置延时电路相连，两路时钟经过偏移量检测模块检测出实际偏移量，再经转码电路转码后控制可配置延时电路，将相位更早的时钟往后推迟偏移量个相位，以确保输出为边沿对齐、偏移去除的两相时钟。

2. 根据权利要求1所述的偏斜检测和去偏斜调节电路，其特征在于：所述早相位检测模块由一个触发器构成，由一个时钟的上升沿对另一个时钟信号进行采样，输出指示两路时钟的相位先后关系；其中，第一时钟输入A与触发器时钟端相连，第二时钟输入B与触发器数据端相连，输出为早相位标志，送给两个二选一的数据选择器。

3. 根据权利要求2所述的偏斜检测和去偏斜调节电路，其特征在于：所述偏移量检测模块包括一个非门和与门，N个传播延时为D的延时单元串联组成的延时单元链，一个反相器，N个触发器；每个延时单元的输出与本地触发器数据端相连；该偏移量检测模块的输入为第一时钟A和第二时钟B信号，通过非门和与门产生                                               信号，信号一路送到N个延时单元串联组成的延时单元链中，另一路经过反相器取反后送到N个触发器的时钟端，每个延时单元的输出都送到本地触发器的数据端，N个触发器的输出D[N-1]，…，D[2]，D[1]，D[0]表示时钟偏移量的信息，送给下一级转码电路。

4. 根据权利要求3所述的偏斜检测和去偏斜调节电路，其特征在于：在偏移量检测模块中，设时钟周期为T，则N * D = T / 2。

5. 根据权利要求4所述的偏斜检测和去偏斜调节电路，其特征在于：所述可配置延时电路包括由N个延时单元串联组成的延时单元链；该电路的输入为第二数据选择器（MUX_1）输出的时钟，它是两路时钟当中较早的那一路，它与偏移量检测模块中的延时单元链相连，每个延时单元的输出到一个数据选择器的数据输入端，其中，数据选择器的选择端由偏移量检测模块的输出D[N-1]，…，D[2]，D[1]，D[0]通过转码而来。

6. 根据权利要求5所述的偏斜检测和去偏斜调节电路，其特征在于：所述转码电路的转码规则为：首先定位N位偏移量检测模块输出中为‘1’的最高位的索引i，将其加1后转换为? log₂(N+1) ?位二进制码；如果N位偏移量检测模块输出全为零，则转码结果为0。