[发明专利]存储器元件与其工艺

说明书

技术领域

本发明是有关于一种半导体结构，且特别是有关于一种非易失性存储器元件与其工艺。

背景技术

近年来，由于闪存存储器(Flash memory)面临到微缩物理极限与操作电压过大等问题，因此，具简单结构、小面积、操作速度快与低功率消耗的电阻式存储器元件(Resistive Random Access Memory;RRAM)，极有可能取代传统的闪存存储器，形成下世代非易失性存储器的主流。电阻式存储器具有低电压操作、低功率消耗、高密度堆积结构等极佳的存储器操作特性，但是，电阻式存储器具有耐操度(Endurance)不佳或重复写入/擦除(Program/Erase)次数无法有效提升等问题。在连续转态操作数次后，电阻式存储器的高阻态电阻值无法维持应有的高电阻状态，使后续电阻转态的高低阻态电阻比值(on/off ratio)下降，造成存储状态判读错误，成为电阻式存储器在量产的阻碍。

此外，电阻式存储器的转态机制为利用氧空缺(oxygen vacancies)或氧离子(oxygen ions)移动来形成导电灯丝(conductive filament)，利用外在施加电压极性与电流值，促使导电灯丝断裂与再生成的现象，造成电阻值的差异。当执行多次电阻转态之后，由于可供使用的氧离子被消耗殆尽，导致耐操度无法有效提升。

发明内容

本发明的目的在于提供一种存储器元件结构，至少包括一叠层结构，所述叠层结构至少包括下导电层、位于所述下导电层上的下电阻转态层、位于所述下电阻转态层上的上电阻转态层与位于所述上电阻转态层上的上导电层。所述上电阻转态层包括以原子层沉积法形成的第一氧化物材料层，所述下电阻转态层包括以原子层沉积法形成且经由氧电浆处理的第二氧化物材料层。

根据本发明的实施例，前述上电阻转态层所包括的所述第一氧化物材料层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。所述上电阻转态层厚度为1纳米～100纳米。前述下电阻转态层所包括的所述第二氧化物材料层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。所述下电阻转态层厚度为1纳米～100纳米。

根据本发明的实施例，前述上导电层材料为导体材料，选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。所述上导电层厚度为1纳米～1000纳米。前述下导电层材料为导体材料，选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重度掺杂硅半导体。所述下导电层厚度为1纳米～500纳米。

本发明提供一种存储器元件结构的制造方法。所述方法包括先形成一下导电层，并以原子层沉积法形成位于所述下导电层之上的一下电阻转态层。进行氧电浆处理所述下电阻转态层之后，以原子层沉积法形成位于所述下电阻转态层之上的一上电阻转态层。接着，形成位于所述上电阻转态层之上的一上导电层。

根据本发明的实施例，前述上导电层以原子层沉积法、电子束蒸镀法或溅镀法所形成，所述上导电层材料选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。所述上导电层厚度为1纳米～1000纳米。

根据本发明的实施例，前述下导电层以原子层沉积法、电子束蒸镀法、溅镀法或高温炉管所形成，所述下导电层材料选自钛、氮化钛、铂、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重度掺杂硅半导体。所述下导电层厚度为1纳米～500纳米。

根据本发明的实施例，前述下导电层以原子层沉积法形成，而所述下导电层以及所述上电阻转态层与所述下电阻转态层经由同一原子层沉积系统在腔体不破真空的情况下连续沉积。

根据本发明的实施例，进行氧电浆处理所述下电阻转态层经由同一原子层沉积系统在腔体温度为250℃且工作压力为0.2Torr的环境下，对所述下电阻转态层进行200W持续10分钟的氧电浆处理。

根据本发明的实施例，前述上电阻转态层或下电阻转态层的材料为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。

基于上述，本发明采用前述实施例所描述的结构，能抑制高电阻状态电阻值的下降，使高低阻态电阻比值不随着转态次数的增加而减少，改善存储器的耐操度。