[发明专利]用于三维集成电路测试的装置

说明书

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及用于三维集成电路测试的装置。

背景技术

随着半导体技术的发展，三维集成电路作为一种有效的替代品出现以进一步减小半导体芯片的物理尺寸。在三维集成电路中，有源电路被制造在不同的晶圆上并使用取放技术将每个晶圆管芯堆叠在另一个晶圆管芯的顶部上。可通过使用集成电路的垂直堆叠来实现非常高的密度。而且，三维集成电路可实现较小的形状系数、较高的成本效益、增强的性能以及较低的功耗。

在三维集成电路的制造工艺中，通常在制造工艺的各个阶段通过各种能够测试探针卡来进行已知合格管芯（KGD）和已知合格堆叠（KGS）的测试。探针卡是用于进行电测试的一种测试结构。探针卡可连接在自动测试设备板和待测半导体管芯之间。探针卡通过多个探针接触件与半导体管芯接触。

发明内容

根据本发明的一个方面，提供了一种装置，包括：探针卡，被配置为将三维集成电路的待测器件与具有多个测试模块的自动测试设备板连接在一起，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。

优选地，探针卡包括：测试衬底；以及印刷电路板，连接在测试衬底和自动测试设备板之间。

优选地，印刷电路板包括：加热器，通过调节加热器来控制测试衬底的温度；以及多个用于系统级测试的部件。

优选地，测试衬底包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。

优选地，印刷电路板包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。

优选地，多个已知合格管芯通过多个半导体管芯插槽安装在印刷电路板上。

优选地，多个已知合格管芯通过多个凸块安装在印刷电路板上。

优选地，多个已知合格管芯通过多个接合焊盘安装在印刷电路板上。

根据本发明的另一方面，提供了一种系统，包括：多个测试模块，位于自动测试设备板上；以及连接的探针卡。探针卡包括：三维集成电路的多个已知合格管芯；三维集成电路的多个互连件；连接至自动测试设备板的印刷电路板；测试衬底，包括第一组探针接触件，第一组探针接触件被配置为将探针卡与三维集成电路的第一待测器件的测试接触件连接在一起；和多个弹簧针，其中：弹簧针的第一端穿过测试衬底；并且弹簧针的第二端连接至印刷电路板。

优选地，印刷电路板包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。

优选地，测试衬底包括：三维集成电路的多个已知合格管芯；以及三维集成电路的多个互连件。

优选地，第一组探针接触件的高度为第一尺寸；以及最高的已知合格管芯的高度为第二尺寸，第一尺寸大于第二尺寸。

优选地，第一组探针接触件被安装在伪半导体管芯上，并且伪半导体管芯的厚度与已知合格管芯的厚度近似相同。

优选地，该系统进一步包括：第二组探针接触件，第二组探针接触件被配置为将探针卡与三维集成电路的第二待测器件的测试接触件连接在一起，并且通过第一组探针接触件和第二组探针接触件对第一待测芯片和第二待测芯片同时进行测试。

根据本发明的又一方面，提供了一种方法，包括：在探针卡上接合三维集成电路的多个已知合格管芯；在探针卡的测试衬底上形成多个探针接触件，探针接触件通过多个互连件连接至已知合格管芯，其中，互连件形成与三维集成电路相同的系统级连接；以及通过探针卡对晶圆的半导体管芯进行探测。

优选地，该方法进一步包括：在测试衬底上安装伪半导体管芯；以及在伪半导体管芯上形成多个探针接触件。

优选地，该方法进一步包括：在测试衬底上接合多个已知合格管芯；以及在测试衬底中嵌入多个互连件。

优选地，该方法进一步包括：在探针卡的印刷电路板上接合多个已知合格管芯；在印刷电路板中嵌入多个互连件；以及通过位于印刷电路板和测试衬底之间的多个弹簧针将探针接触件与互连件连接在一起。

优选地，该方法进一步包括：在印刷电路板上接合半导体管芯插槽；以及将已知合格管芯置于半导体管芯插槽中。

优选地，该方法进一步包括：通过回流工艺在印刷电路板上接合已知合格管芯。

附图说明

为了更完整地理解本发明以及其优点，现在结合附图作为参考进行以下描述，其中：

图1A示出了根据本发明各个实施例的三维集成电路的立体图和截面图；