[发明专利]CMOS带隙基准源电路

说明书

技术领域

本发明涉及微电子学领域，具体涉及一种CMOS带隙基准源电路。

背景技术

基准电压源是CMOS集成电路中非常重要的单元模块电路，可提供高精度和高稳定度的基准电压，被广泛应用于各种模拟和数字系统中。随着移动通信及其他通信技术的不断发展，对基准电压源模块的要求越来越高。关于CMOS基准电压源的设计，基本都是基于带隙基准源技术。

中国专利（申请号：201010162189.6）公开了一种带隙基准电压电路，通过将具有高阶负温度系数的电流注入一个PNP型三极管，得到具有高阶温度系数的电压，并将该电压通过双差分对运算放大器耦合到最终的输出基准电压之中，补偿三极管带隙电压中的高阶温度分量，从而得到高阶温度补偿的基准电压。由于传统的带隙基准电压源只采用了一阶温度补偿，该基准电压通过高阶温度补偿，较传统的带隙基准电压源有较大的性能提升,具有较低的温度系数。

但是该发明只是通过在三极管注入一具有高阶负温度系数的电流以得到高阶温度补偿的基准电压，结电压对温度比较敏感，随着温度的变化进而容易产生变化，进而影响了电路的稳定性。

中国专利（申请号：200910175533.2）提供一种电源电压变动去除比良好的带隙基准电压电路。通过电压供给电路，电压不取决于电源电压的变动。在电阻上产生的具有正温度系数的电压不基于电源电压而是基于电压，因此不随着电源电压的变动而产生变动，进而提高电路稳定性。

但是该发明是通过电压供给电路来使得电路不随电源电压的变动而产生变动，由于结电压对温度比较敏感，随着温度的变化还是容易产生变化，从而影响了电路的稳定性。

图1为现有技术中的带隙基准源电路图，如图所示，传统的带隙基准源在CMOS工艺中是用寄生的三极管开启的结电压VBE的负温度系数和热电压Vt正温度系数的倍数相抵消，即输出电压Vout=VBE+K*Vt，其中K为常数，但是该公式是建立在结电压VBE的温度系数为一个常数的情况下适用，但在实际情况下结电压VBE也是随温度变化的，而且是为负的二次项变化函数特性，故结电压VBE会随着温度的变化产生变化，进而影响电路稳定性。

发明内容

本发明根据现有技术的不足，提供了一种降低温度敏感性带隙基准源电路，通过增加两个二次项温度系数为正，同时一次项系数相反的两个电阻。使其在一次项抵消的同时，正二次项项系数和Q3的VBE负的二次项系数相抵消，从而使VBE结电压的温度敏感度进一步降低，进而提高电路的稳定性。

本发明采用的技术方案为：

一种CMOS带隙基准源电路，其中，包括：运放电路和输出电路；所述运放电路与所述输出电路并联；

所述输出电路中包括第三三极管Q3、第三电阻R3和第四电阻R4，所述第三电阻R3和第四电阻R4串联后与所述第三三极管Q3的发射极E连接，所述第三三极管Q3的集电极C和基极B均接地；

其中，所述第三电阻R3和第四电阻R4的二次项温度系数均为正值，且该第三电阻R3和第四电阻R4的一次温度系数相反。

上述的CMOS带隙基准源电路，其中，

所述运放电路包括第一晶体管MP1、第二晶体管MP2、第一三极管Q1、第二三极管Q2、电阻R1以及一运算放大器，所述输出电路包括第三晶体管MP3、第三三极管Q3、第二电阻R2、第三电阻R3、第四电阻R4；

所述第一晶体管MP1、第二晶体管MP2、第三晶体管MP3的源级均与电源电压VDD相连，且第一晶体管MP1、第二晶体管MP2、第三晶体管MP3的漏极均与所述运算放大器AMP的输出端相连，所述第一晶体管MP1、第二晶体管MP2、第三晶体管MP3均为PMOS晶体管；

晶体管MP1的源级与所述的三极管Q1的发射极及运算放大器的正相输入端相连接；

所述第一三极管Q1、第二三极管Q2、第三三极管Q3的集电极均与接地端GND相连，且所述第一三极管Q1、第二三极管Q2、第三三极管Q3均为PNP三极管；

所述第三电阻R3与第三三极管Q3的发射极之间设置有一第二电阻R2；

所述第三晶体管MP3与第四电阻R4的连接节点提供有一输出电压Vout。

上述的CMOS带隙基准源电路，其中，所述第一晶体管MP1的漏极连接第一三极管Q1的发射极以及运算放大器的正相输入端；

第二晶体管MP2的漏极连接第一电阻R1和运算放大器的负相输入端，其中，电阻R1连接第二三极管Q2的发射极。