[发明专利]一种抗辐射加固的SOI器件及其制备方法

权利要求书

1.一种抗辐射加固的SOI器件，所述SOI器件包括半导体衬底(3)、埋氧层(2)、体区(7)、栅区、源区和漏区(12)、栅侧墙(11)、LDD区(10)及隔离氧化层(5)，其特征在于，所述体区(7)位于埋氧层(2)上，所述源区和漏区(12)在埋氧层上且分别位于体区(7)的两侧，所述隔离氧化层(5)在埋氧层(2)上且位于四周；在体区(7)的下表面和埋氧层(2)的上表面之间，以及体区(7)在宽度方向上的两个侧壁与隔离氧化层(5)之间设置有U型保护层(6)，所述U型保护层(6)沿着沟道的宽度方向形状成U型。

2.如权利要求1所述的SOI器件，其特征在于，所述U型保护层的材料为半导体。

3.如权利要求1所述的SOI器件，其特征在于，所述U型保护层的厚度小于10nm。

4.如权利要求1所述的SOI器件，其特征在于，所述U型保护层的掺杂浓度大于或者等于SOI器件的源区和漏区的掺杂浓度。

5.如权利要求1所述的SOI器件，其特征在于，对于n型SOI器件，所述U型保护层为p型掺杂；对于p型SOI器件，所述U型保护层为n型掺杂。

6.一种权利要求1所述的SOI器件的制备方法，其特征在于，所述制备方法，包括以下步骤：

1)准备SOI基片，包括上层区、埋氧层和半导体衬底；

2)进行第一次光刻，形成有源区，刻蚀半导体上层区，控制刻蚀时间和刻蚀深度，直到刻蚀至SOI基片中的埋氧层的上表面；

3)进行重掺杂注入，形成重掺杂区；

4)淀积一层二氧化硅材料；

5)进行第二次光刻，刻蚀重掺杂区和隔离氧化层，控制刻蚀时间和深度，形成U型保护层及隔离氧化层；

6)向上外延一层硅外延体，进行沟道注入，CMP平坦化，形成体区；

7)淀积薄栅介质和栅电极材料后，进行第三次光刻，形成栅区；

8)利用与U型保护层掺杂类型相反的杂质进行LDD区注入，形成LDD区；

9)淀积栅侧墙的材料后，利用第三次光刻的光刻版，进行光刻对准后，进行光刻，形成栅侧墙；

10)利用与U型保护层掺杂类型相反的杂质进行源区和漏区注入，热退火激活杂质后形成漏区和漏区。