[发明专利]一种刷新动态随机存取存储器的方法和装置

说明书

技术领域

本发明涉及通信领域，尤其涉及一种刷新动态随机存取存储器的方法和装置。

背景技术

动态随机存取存储器（Dynamic Random Access Memory，DRAM）的原理是利用电容内存储的电荷来存储二进制数据。由于在现实中电容会有漏电的现象，因此，需要对电容周期性地充电才能使存储在其中的信息不丢失，这种给DRAM中的电容充电的动作叫做刷新。DRAM的基本单元结构叫做存储单元（CELL)，DRAM的的存储单元分行（Row）和列(Column)进行组织，构成一个逻辑BANK（L-BANK）。一颗DRAM颗粒芯片可以由多个逻辑BANK组成，JEDEC DDR3标准中DRAM颗粒的逻辑BANK数目是8。DRAM的存储单元的刷新由检测放大器（Sense Amp）按行进行，每收到一个刷新命令，则刷新一个或者多个逻辑BANK中的行。DRAM存储单元中的数据在无刷新情况下能保持数据不丢失的时间称作数据的保持时间（Retention Time），数据的保持时间由其电容的漏电流大小决定。

以MICON MT48LC64M8A2-16Meg x8x4banks SDR SDRAM颗粒芯片的内部结构框图为例，说明现有技术提供的一种刷新DRAM的方法：DRAM芯片内部的刷新地址计数器（REFRESH COUNTER）自动生成当前刷新的行的地址；当内存控制器送AUTO REFRESH命令时，以刷新地址计数器中的数据通过行地址多路选择器选择当前刷新的行的地址。每产生一个AUTO REFESH命令，则刷新地址计数器自动累加，DRAM依次刷新不同的行。

上述现有技术提供的刷新DRAM的方法将DRAM的所有行上的保持时间视为是相同的，导致刷新的开销比较大。

发明内容

本发明实施例提供一种刷新动态随机存取存储器的方法和装置，以减小DRAM的刷新开销，从而减小芯片的功耗。

本发明实施例提供一种刷新动态随机存取存储器的方法，所述方法包括：

内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期大于所述第二刷新周期；

所述第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多路选择器按照所述第一刷新周期对动态随机存取存储器中对应于所述第一行地址的存储单元进行刷新，所述第二刷新地址计数器接收第二刷新命令后输出中间地址，以使行地址多路选择器按照所述第二刷新周期对动态随机存取存储器中对应于第二行地址的存储单元进行刷新。

本发明实施例提供一种刷新动态随机存取存储器的装置，所述装置包括：

内存控制器、第一刷新地址计数器和第二刷新地址计数器；

所述内存控制器，用于以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期大于所述第二刷新周期；

所述第一刷新地址计数器，用于接收所述内存控制器发送的第一刷新命令后输出第一行地址，以使行地址多路选择器按照所述第一刷新周期对动态随机存取存储器中对应于所述第一行地址的存储单元进行刷新；

所述第二刷新地址计数器，用于接收所述内存控制器发送的第二刷新命令后输出中间地址，以使行地址多路选择器按照所述第二刷新周期对动态随机存取存储器中对应于第二行地址的存储单元进行刷新。

从上述本发明实施例可知，由于针对数据保持时间不同的行，可以使用不同的刷新地址计数器产生不同的行地址，使得可以根据不同的行地址、按照不同的刷新周期去刷新相应的存储单元。与现有技术将DRAM的所有行上的保持时间视为相同而按照同一刷新周期进行存储单元的刷新相比，本发明实施例提供的方法可以根据存储单元中行的数据保持时间不同而采用不同的刷新周期，能够减小DRAM的刷新开销，从而减小芯片的功耗。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对现有技术或实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，还可以如这些附图获得其他的附图。

图1是本发明实施例提供的刷新动态随机存取存储器的方法流程示意图；

图2是本发明实施例提供的刷新动态随机存取存储器的装置结构示意图；

图3是本发明另一实施例提供的刷新动态随机存取存储器的装置结构示意图；