[发明专利]移位暂存器、使用该移位暂存器的栅极驱动电路与显示装置

说明书

【技术领域】

本发明系关于一种移位暂存器与使用此移位暂存器的显示装置，特别是一种借着调整移位暂存器的输入使得相邻移位暂存器的扫描信号输出得以存在时间延迟。

【背景技术】

移位暂存器被整合应用到栅极驱动电路时，具备有这些移位暂存器的栅极驱动电路将得以输出具有该延迟的扫描信号，让上述扫描信号可以在不同的时间点驱动对应的扫描线。

在现行的移位暂存器电路的实现方法中，为了让相邻的移位暂存器彼此间的输出有时间延迟，通常会需要额外的电路元件(譬如说，与非门(NAND gate))的设置(如美国专利号8022920所揭露)使得移位暂存器的输出以及外接信号通过与非门做额外的运算，或是利用小于百分之五十的工作周期(duty cycle)的时间脉波做为移位暂存器的输入(如美国专利公开号20110291712所示)，在20110291712公开案中三组小于百分之五十的工作周期的时间脉波被采用，藉以达到时间延迟的效果。不管是需要额外与非门的使用或是小于百分的五十的工作周期的时间脉波来实现移位暂存器的间的时间延迟，整体电路设计上的复杂度都有改善的空间。

【发明内容】

本发明揭露了一种移位暂存器。此移位暂存器包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse,SP)、一第一时脉信号以及一反相第一时脉信号。此移位暂存器同样包含有一第一下拉信号产生器电连接于第一上拉信号产生器，一第一反相器电连接于第一上拉信号产生器与该第一下拉信号产生器，一第二反相器电连接于第一反相器且产生一输出信号，一第二上拉信号产生器电连接于第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于第二上拉信号产生器。

本发明的另一实施例揭露了一栅极驱动电路。此栅极驱动电路包含了一第一移位暂存器与一第二移位暂存器。每一第一移位暂存器与第二移位暂存器均包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse,SP)、一第一时脉信号以及一反相第一时脉信号。此第一移位暂存器与第二移位暂存器同样都包含有一第一下拉信号产生器电连接于第一上拉信号产生器，一第一反相器电连接于第一上拉信号产生器与第一下拉信号产生器，一第二反相器电连接于第一反相器且产生一输出信号，一第二上拉信号产生器电连接于第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于第二上拉信号产生器。

本发明另外揭露了一显示装置包含了一栅极驱动电路，而此栅极驱动电路包含了一第一移位暂存器与一第二移位暂存器。上述的显示装置另外包含有一触控模组由栅极驱动电路所控制。此栅极驱动电路包含了一第一移位暂存器与一第二移位暂存器。每一第一移位暂存器与第二移位暂存器均包含有一第一上拉信号产生器，用来接收一起始脉波(start pulse,SP)、一第一时脉信号以及一反相第一时脉信号。此第一移位暂存器与第二移位暂存器同样都包含有一第一下拉信号产生器电连接于第一上拉信号产生器，一第一反相器电连接于该第一上拉信号产生器与第一下拉信号产生器，一第二反相器电连接于该第一反相器且产生一输出信号，一第二上拉信号产生器电连接于第二反相器，且接收一第二时脉信号与一反相第二时脉信号以及产生一扫描信号，以及一第二下拉信号产生器电连接于第二上拉信号产生器。

以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。

【附图说明】

图1为依据本发明的一实施例的一显示装置的电路方块图。

图2依据本发明一实施例的一移位暂存器的简单电路图。

图3为依据本发明一实施例的信号时脉图。

图4为依据本发明一实施例的串接的移位暂存器所电连接的信号的示意图。

【主要元件符号说明】

100 显示装置

102 画素阵列

106 栅极驱动电路

114-126 扫描线

128-136 数据线

200 移位暂存器

202 第一上拉信号产生器

204 起始脉波

206、302 第一时脉信号

208、304 反相第一时脉信号

212 第一下拉信号产生器

214 第一反相器

216 第二反相器

218、314、318 输出信号

222 第二上拉信号产生器