[发明专利]模拟开关控制电路结构

权利要求书

1.一种模拟开关控制电路结构，其特征在于，所述的电路结构包括传输门PMOS场效应管（P1）、传输门NMOS场效应管（N1）、负电压产生电路模块、第一反相器电路模块、第二反相器电路模块、PMOS衬底栅极控制电路模块和NMOS衬底栅极控制电路模块，所述的传输门PMOS场效应管（P1）的源极和传输门NMOS场效应管（N1）的源极均与模拟信号输入端相连接，所述的传输门PMOS场效应管（P1）的漏极和传输门NMOS场效应管（N1）的漏极均与模拟信号输出端相连接，所述的传输门PMOS场效应管（P1）的衬底和栅极分别与所述的PMOS衬底栅极控制电路模块相连接，所述的传输门NMOS场效应管（N1）的衬底和栅极分别与所述的NMOS衬底栅极控制电路模块相连接，所述的负电压产生电路模块的输入端分别与电源电压（VDD）和地（GND）相连接，该负电压产生电路模块的输出端（VEE）和电源电压（VDD）均分别与所述的第一反相器电路模块的输入端、第二反相器电路模块的输入端、PMOS衬底栅极控制电路模块的输入端和NMOS衬底栅极控制电路模块的输入端相连接，该第一反相器电路模块的输出端与所述的PMOS衬底栅极控制电路模块的输入端相连接，且该第二反相器电路模块的输出端与所述的NMOS衬底栅极控制电路模块的输入端相连接，所述的第一反相器电路模块的输入端还与模拟开关控制端（CP）相连接，且该第一反相器电路模块的输出端还与该第二反相器电路模块的输入端相连接。

2.根据权利要求1所述的模拟开关控制电路结构，其特征在于，所述的PMOS衬底栅极控制电路模块包括第二PMOS场效应管（P2）、第三PMOS场效应管（P3）、第五PMOS场效应管（P5）和第五NMOS场效应管（N5），所述的第二PMOS场效应管（P2）的源极和衬底、第三PMOS场效应管（P3）的源极和衬底、第五PMOS场效应管（P5）的源极和衬底均与所述的传输门PMOS场效应管（P1）的衬底相连接，该第二PMOS场效应管（P2）的漏极与所述的电源电压（VDD）相连接，且该第二PMOS场效应管（P2）的栅极与所述的第五PMOS场效应管（P5）的漏极和第五NMOS场效应管（N5）的漏极均相连接；所述的第三PMOS场效应管（P3）的漏极与所述的模拟信号输入端相连接，且该第三PMOS场效应管（P3）的栅极与所述的电源电压（VDD）相连接；所述的第五PMOS场效应管（P5）的栅极和第五NMOS场效应管（N5）的栅极分别与所述的第一反相器电路模块的输出端相连接，且该第五NMOS场效应管（N5）的源极和衬底均与所述的负电压产生电路模块的输出端（VEE）相连接。

3.根据权利要求2所述的模拟开关控制电路结构，其特征在于，所述的第一反相器电路模块包括第四PMOS场效应管（P4）和第四NMOS场效应管（N4），所述的第四PMOS场效应管（P4）的栅极和第四NMOS场效应管（N4）的栅极分别与所述的模拟开关控制端（CP）相连接，该第四PMOS场效应管（P4）的源极和衬底均与所述的电源电压（VDD）相连接，该第四NMOS场效应管（N4）的源极和衬底均与所述的负电压产生电路模块的输出端（VEE）相连接，且所述的第四PMOS场效应管（P4）的漏极和第四NMOS场效应管（N4）的漏极相连接并作为所述的第一反相器电路模块的输出端。

4.根据权利要求1所述的模拟开关控制电路结构，其特征在于，所述的NMOS衬底栅极控制电路模块包括第二NMOS场效应管（N2）、第三NMOS场效应管（N3）、第七PMOS场效应管（P7）和第七NMOS场效应管（N7），所述的第二NMOS场效应管（N2）的源极和衬底、第三NMOS场效应管（N3）的源极和衬底、第七NMOS场效应管（N7）的源极和衬底均与所述的传输门NMOS场效应管（N1）的衬底相连接，该第三NMOS场效应管（N3）的漏极与所述的负电压产生电路模块的输出端（VEE）相连接，且该第三NMOS场效应管（N3）的栅极与所述的第七PMOS场效应管（P7）的漏极和第七NMOS场效应管（N7）的漏极均相连接；所述的第二NMOS场效应管（N2）的漏极与所述的模拟信号输入端相连接，且该第二NMOS场效应管（N2）的栅极与所述的负电压产生电路模块的输出端（VEE）相连接；所述的第七NMOS场效应管（N7）的栅极和第七PMOS场效应管（P7）的栅极分别与所述的第二反相器电路模块的输出端相连接，且该第七PMOS场效应管（P7）的源极和衬底均与所述的电源电压（VDD）相连接。

5.根据权利要求4所述的模拟开关控制电路结构，其特征在于，所述的第二反相器电路模块包括第六PMOS场效应管（P6）和第六NMOS场效应管（N6），所述的第六PMOS场效应管（P6）的栅极和第六NMOS场效应管（N6）的栅极分别与所述的模拟开关控制端（CP）相连接，该第六PMOS场效应管（P6）的源极和衬底均与所述的电源电压（VDD）相连接，该第六NMOS场效应管（N6）的源极和衬底均与所述的负电压产生电路模块的输出端（VEE）相连接，且所述的第六PMOS场效应管（P6）的漏极和第六NMOS场效应管（N6）的漏极相连接并作为所述的第二反相器电路模块的输出端。