[发明专利]处理器

权利要求书

1.一种处理装置，包含每一个包含多个处理器的多个芯片，每一个处理器被布置成执行指令的多个处理器、和布置成在所述处理器之间传送数据和控制令牌的总线，其中，每个处理器被布置成，如果它经由所述总线接收到控制令牌，就执行指令，并且，一旦执行了指令，就对数据进行操作以产生结果，来标识将是数据目标处理器的任何处理器，并将输出数据发送给任何标识数据目标处理器，以标识将是控制目标处理器的任何处理器，并将控制令牌发送给任何标识控制目标处理器，每个芯片具有多个输出器件，从该输出器件可以将令牌传送给另一个芯片，其中，每个芯片上的每个处理器具有与之相联系的地址，所述地址在一定范围内，所述装置被布置成，一旦所述输出器件接收到具有在所述范围之外的目标地址的令牌，通过与芯片的宽度相对应的数量对目标地址进行修改，并且将令牌传送给所述另一个芯片。 

2.按照权利要求1所述的处理装置，其中，每个处理器被布置成将输出数据与任何数据目标处理器的地址一起写入总线中。 

3.按照权利要求1或权利要求2所述的处理装置，其中，所述处理器标识对其并行发送输出数据的多个数据目标处理器。 

4.按照权利要求1或权利要求2所述的处理装置，其中，所述总线被布置成将输出数据发送到标识数据目标处理器，以便将其写入所述数据目标处理器中。 

5.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器布置成通过将控制令牌与该控制令牌将要被发送到的控制目标处理器的地址一起写入总线来发送控制令牌。 

6.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器一旦执行了指令，就标识对其并行发送控制令牌的多个控制目标处理器。 

7.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器被布置成，当将输出数据和控制令牌发送给任何标识目标处理器时，放弃对其控制令牌的拥有权，以便在它接收到另一个控制令牌之前不再执行该指令。 

8.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器被布置成执行相同指令。 

9.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器被 布置成只执行一条指令。 

10.按照权利要求1或权利要求2所述的处理装置，其中，指令是相乘-相加的形式a×b+c→r'。 

11.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器被布置成确定结果是小于零、零、大于零还是零度数，并且据此选择目标处理器。 

12.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器包含存储指令的输入的多个存储单元。 

13.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器包含存储目标处理器的地址的多个存储单元。 

14.按照权利要求1或权利要求2所述的处理装置，其中，每个处理器包含存储操作结果的多个存储单元。 

15.按照权利要求1或权利要求2所述的处理装置，其中，一旦通电，将每个处理器中的所有存储器设置成固定值。 

16.按照权利要求1或权利要求2所述的处理装置，包含每一个包含多个处理器的多个芯片。 

17.按照权利要求1所述的处理装置，其中，所述输出器件被布置成执行所述修改。