[发明专利]一种自校验串行总线控制器和自校验串行总线实现方法

说明书

技术领域

本发明涉及微波领域，特别涉及一种自校验串行总线控制器，还涉及一种自校验串行总线实现方法。

背景技术

微波测量仪器由于工作在几Hz到几十甚至上百GHz的微波频段，并且有脉冲、连续波等多种工作状态，内部微波器件和微波单元的电磁辐射比较强且带宽比较大，同时微波测试仪器经常用于工业化测试环境中，外界的电磁干扰比较强。目前微波测试仪器大都采用工控机模块作为主控CPU实现对仪器内部各功能板的控制，工控机模块一般提供标准的PCI总线、ISA总线或PCI‐E总线，然后在仪器母板上通过设计SPI总线控制器，把并行总线转为SPI串行总线。各功能板上通过设计SPI总线译码再转为对每块功能板上每个电路功能单元的控制。

在仪器的设计制造中，一种可靠的总线对于保证仪器内部功能板与主控CPU的可靠通信，对于仪器的正常运行和提高仪器的可靠性非常重要。传统的微波测量仪器的内部总线协议无论是并行还是串行方式，都无法保证数据从主控CPU到微波测量仪器母板各功能板目标单元闭环可靠传输。

发明内容

本发明提出了一种自校验串行总线控制器，解决了现有的微波测量仪器内部总线无法保证数据从主控CPU到仪器母板各功能板目标单元闭环可靠传输的问题。

本发明的技术方案是这样实现的：

一种自校验串行总线控制器，包括：时钟产生模块、串行总线自测试模块、状态线监测模块、串行总线设置和控制模块、并行总线转换接口、同步异步转换模块、串行地址FIFO缓存模块、串行数据FIFO缓存模块、串行总线协议解码实现与数据校验单元和中断线扩展模块；所述时钟产生模块接收外部参考时钟，其控制端由串行总线设置和控制模块设置参考时钟的整数倍倍频或整数倍分频，产生不同速率的串行总线；所述串行总线自测试模块内部包括读写寄存器，通过访问读写寄存器检测串行总线内部以及并行总线转换接口工作是否正常，并针对不同串行总线的速率做速率测试；所述状态线监测模块监测状态线的变化，其输出信号为低电平表示状态线正常，当其输出信号变为高电平时，表示串行总线数据传输有错，立即通过中断的方式通知主控CPU；所述串行总线设置和控制模块包括设置寄存器，用于设置串行总线速率、串行地址位数、串行数据位数、数据高位/低位先出选择、中断状态以及屏蔽清除；所述并行总线转换接口完成对前端并行总线的接口和协议解码；所述同步异步转换模块将并行总线的时钟和后端串行总线的速率转换为同步；所述串行地址FIFO缓存模块和串行数据FIFO缓存模块分别存储多对串行地址和串行数据；所述串行总线协议解码实现与数据校验单元把所述串行地址FIFO缓存模块中的串行地址和所述串行数据FIFO缓存模块中的串行数据按串行总线的协议发送出去，完成读写访问，并校验其中的读写数据位。

可选地，所述时钟产生模块、串行总线自测试模块、状态线监测模块、串行总线设置和控制模块、并行总线转换接口、同步异步转换模块、串行地址FIFO缓存模块、串行数据FIFO缓存模块、串行总线协议解码实现与数据校验单元和中断线扩展模块通过CPLD实现。

可选地，所述串行总线自测试模块包括多个读写寄存器。

可选地，所述串行总线设置和控制模块包括多个设置寄存器。

本发明还提出了一种自校验串行总线实现方法，包括以下步骤：通过串行总线设置和控制模块产生参考时钟的整数倍倍频或整数倍分频，由时钟产生模块产生不同速率的串行总线；通过访问串行总线自测试模块内部的读写寄存器检测串行总线内部以及并行总线转换接口工作是否正常，并针对不同串行总线的速率做速率测试；通过状态线监测模块监测状态线的变化，其输出信号为低电平表示状态线正常，当其输出信号变为高电平时，表示串行总线数据传输有错，立即通过中断的方式通知主控CPU；通过串行总线设置和控制模块内部的设置寄存器设置串行总线速率、串行地址位数、串行数据位数、数据高位/低位先出选择、中断状态以及屏蔽清除；通过并行总线转换接口完成对前端并行的总线的接口和协议解码；通过同步异步转换模块将并行总线的时钟和后端串行总线的速率转换为同步；通过串行地址FIFO缓存模块和串行数据FIFO缓存模块分别存储多对串行地址和串行数据；通过串行总线协议解码实现与数据校验单元把所述串行地址FIFO缓存模块中的串行地址和串行数据FIFO缓存模块中的串行数据按串行总线的协议发送出去，完成读写访问，并校验其中的读写数据位。

可选地，所述串行总线自测试模块内部包括多个读写寄存器。

可选地，所述串行总线设置和控制模块内部包括多个设置寄存器。