[发明专利]形成间隔物图案掩模的方法有效
申请号: | 201310183224.6 | 申请日: | 2013-05-17 |
公开(公告)号: | CN104167348B | 公开(公告)日: | 2017-02-22 |
发明(设计)人: | 王新鹏;张海洋 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/027 |
代理公司: | 中国国际贸易促进委员会专利商标事务所11038 | 代理人: | 王莉莉 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 形成 间隔 图案 方法 | ||
1.一种形成间隔物图案掩模的方法,包括下列步骤:
提供衬底并在衬底上依次沉积界面层、芯膜和第一硬掩模;
对芯膜和第一硬掩模进行图案化以形成中间图案,在该中间图案中芯膜和第一硬掩模的条宽根据最终的间隔物图案掩模之间的间隔来确定;
沉积间隔物图案掩模,以覆盖中间图案中的芯膜和第一硬掩模;
以中间图案中的第一硬掩模为停止层对间隔物图案掩模进行平坦化;
对平坦化后的间隔物图案掩模进行回刻蚀,回刻蚀的量根据最终的间隔物图案掩模的宽度来确定;
沉积第二硬掩模;
对第二硬掩模进行干法刻蚀,以露出回刻蚀后的间隔物图案掩模,剩下的第二硬掩模之间的间隔根据最终的间隔物图案掩模之间的间隔来确定;
对露出的间隔物图案掩模进行干法刻蚀,以形成间隔物图案;
去除剩下的第一硬掩模和第二硬掩模;以及
去除中间图案中的芯膜,从而得到最终的间隔物图案掩模。
2.如权利要求1所述的方法,其中,通过CVD或者炉管工艺沉积包括氧化硅的界面层,界面层的厚度为
3.如权利要求1所述的方法,其中,芯膜包括硅膜或无定形碳,通过CVD沉积包括无定形碳的芯膜。
4.如权利要求1所述的方法,其中,通过炉管工艺沉积第一硬掩模,通过ALD或CVD沉积第二硬掩模,沉积的第二硬掩模和第一硬掩模的材料和厚度均相同,所述材料包括氮化硅。
5.如权利要求1所述的方法,其中,中间图案中的芯膜和第一硬掩模的节距为最终的间隔物图案掩模的节距的两倍或者中间图案中的芯膜和第一硬掩模的间隔等于最终的间隔物图案掩模的间隔。
6.如权利要求1所述的方法,其中,通过ALD或CVD沉积包括氧化硅的间隔物图案掩模,沉积的间隔物图案掩模的厚度大于中间图案中的芯膜与第一硬掩模的厚度之和。
7.如权利要求1所述的方法,其中,采用CMP进行平坦化。
8.如权利要求1所述的方法,其中,使用湿法剥离技术对间隔物图案掩模进行回刻蚀,使得回刻蚀后的间隔物图案掩模低于中间图案中的第一硬掩模的底部或与中间图案中的第一硬掩模的底部齐平。
9.如权利要求1所述的方法,其中,对第二硬掩模进行干法刻蚀,使得剩下的第二硬掩模之间的间隔等于最终的间隔物图案掩模之间的间隔。
10.如权利要求1所述的方法,其中,利用湿法刻蚀去除剩下的第一硬掩模和第二硬掩模。
11.如权利要求1所述的方法,其中,利用干法剥离去除包括无定形碳的芯膜,而利用湿法化学剥离工艺去除包括硅膜的芯膜,干法剥离包括采用N2/H2/SO2/CO/CO2/O2且无F的气氛进行灰化处理。
12.如权利要求1所述的方法,其中,在回刻蚀期间,中间图案中的芯膜和第一硬掩模不被刻蚀。
13.如权利要求1所述的方法,其中,在对第二硬掩模进行干法刻蚀期间,回刻蚀后的间隔物图案掩模和中间图案中的第一硬掩膜不被刻蚀。
14.如权利要求1所述的方法,其中,沉积的第二硬掩模覆盖回刻蚀后的间隔物图案掩模与中间图案中的芯膜和第一硬掩模。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310183224.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造