[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件制造方法，包括：

在衬底中形成栅极沟槽；

在栅极沟槽侧壁形成多种材料构成的栅极侧墙堆叠，形成栅极侧墙堆叠的步骤进一步包括：

在栅极沟槽底部以及侧壁形成第一栅极侧墙材料层；

在第一栅极侧墙材料层侧壁形成第二栅极侧墙；

选择性去除第一栅极侧墙材料层，形成空气隙构成的第一栅极侧墙；

在第二栅极侧墙侧壁形成第三栅极侧墙；以及

在栅极沟槽底部以及栅极侧墙堆叠侧壁形成栅极堆叠。

2.如权利要求1的半导体器件制造方法，其中，形成栅极沟槽之前进一步包括：

在衬底上形成衬垫层；

刻蚀衬垫层和衬底，形成浅沟槽；

在浅沟槽中填充绝缘材料形成浅沟槽隔离，浅沟槽隔离包围了有源区。

3.如权利要求2的半导体器件制造方法，其中，衬垫层包括氧化物和氮化物的叠层。

4.如权利要求2的半导体器件制造方法，其中，形成浅沟槽隔离之后进一步包括对衬底掺杂以调节阈值电压。

5.如权利要求2的半导体器件制造方法，其中，采用选自HDPCVD、UHVCVD、MOCVD、MBE、ALD的高宽深比沉积工艺填充绝缘材料。

6.如权利要求1的半导体器件制造方法，其中，衬底为体Si、体Ge、SOI、GeOI、SiGe、SiC、III-V族化合物半导体、II-VI族化合物半导体及其组合。

7.如权利要求1的半导体器件制造方法，其中，形成栅极沟槽的步骤进一步包括：

在衬底上形成硬掩模层堆叠；

刻蚀硬掩模层堆叠形成硬掩模图形，具有暴露衬底的开口；

通过开口继续刻蚀衬底，形成栅极沟槽。

8.如权利要求7的半导体器件制造方法，其中，衬底为SOI时，栅极沟槽底部距离SOI的埋氧层的顶部的距离为2～20nm。

9.如权利要求7的半导体器件制造方法，其中，硬掩模层堆叠包括氮化物、氧化物、非晶体及其组合。

10.如权利要求9的半导体器件制造方法，其中，硬掩模层堆叠采用LPCVD、PECVD制造，厚度为

11.如权利要求1的半导体器件制造方法，其中，第二和/或第三栅极侧墙包括氮化物、氧化物、非晶体及其组合。

12.如权利要求1的半导体器件制造方法，其中，氧化形成第一栅极侧墙材料层，并且湿法腐蚀去除第一栅极侧墙材料层。

13.如权利要求1的半导体器件制造方法，其中，形成第二栅极侧墙之后进一步包括：

在栅极沟槽中形成填充层；

对衬底掺杂，在栅极沟槽侧部形成源漏区；

去除填充层。

14.如权利要求1的半导体器件制造方法，其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层、以及电阻调节层。

15.如权利要求1的半导体器件制造方法，其中，形成栅极堆叠之后进一步包括：

在衬底上形成接触刻蚀停止层和层间介质层；

刻蚀层间介质层和接触刻蚀停止层形成源漏接触孔；

在源漏接触孔中形成金属硅化物；

在源漏接触孔中金属硅化物上形成源漏接触塞。

16.一种半导体器件，包括：

衬底，具有源漏区和沟道区；

栅极堆叠，位于衬底中并且被源漏区和沟道区包围；

多个材料构成的栅极侧墙堆叠，位于栅极堆叠与源漏区之间，栅极侧墙堆叠包括直接接触源漏区和沟道区的空气隙构成的第一栅极侧墙、以及在第一栅极侧墙侧面的第二栅极侧墙和第三栅极侧墙。

17.如权利要求16的半导体器件，其中，第二、第三栅极侧墙包括氮化物、氧化物、非晶体及其组合。

18.如权利要求16的半导体器件，进一步包括，位于源漏区中和/或上的金属硅化物，以及位于金属硅化物上的源漏接触塞。