[发明专利]基于异构多核平台的加速核虚拟便笺存储器的方法

说明书

技术领域

本发明属于计算机体系结构的异构多核平台访存优化领域，具体涉及一种基于异构多核平台的加速核虚拟便笺存储器的方法。

背景技术

   近数十年来，随着半导体工艺的发展以及高性能计算的需求，计算机体系结构发展迅速。半导体工艺遵循着摩尔定律发展，集成在处理器芯片上的晶体管数目不断突破。芯片的制程从1971年的10μm发展到了目前的22nm，预计2014年，英特尔公司将推出14nm制程的处理器芯片。处理器体系结构经历了从单核到多核的，从简单到复杂的演变。

当前主流的多核处理器上集成的通用核的数量不断增加，如Intel的Nehalem架构的处理器、IBM的Power7等，已经在单芯片上集成8个甚至更多的核，但单纯地增加处理器芯片上核的数量而获得的性能提升越来越小。虽然通用多核处理器，因其通用性而得到了广泛的使用，但难以满足计算密集型应用的高性能需求，因此集成有加速核的异构多核平台成为了计算机体系结构发展的方向之一。

在集成了加速核的异构多核处理器平台上，便笺存储器SPM（Scratch Pad Memory，简称SPM）常被用来作为加速核的本地存储。SPM是一种基于SRAM的小容量、高速的片上存储器件，被广泛地用于各种异构的高性能处理器中，如IBM的Cell处理器与NVIDIA的Fermi架构和Tesla架构的GPU中。通常SPM被映射在一个与片外存储不相交的地址空间中，但与片外的存储（如内存）进行统一编址。与通过硬件进行自动管理的Cache不同，SPM主要通过程序员或编译器等软件的方式进行管理。在传统的异构多核架构中，通用处理核不能直接访问加速核的SPM，通用处理核需要通过直接内存存取DMA（Direct Memory Access）或其他传输机制，将数据从通用处理核端的层次化存储中（内存或Cache）拷贝到加速核的SPM中，同时需要将加速核SPM中的数据拷贝到通用核端的层次化存储中。

在通用多核处理器上集成加速核 ，给通用处理核与加速核之间互连方式的设计、多核平台下的存储层次的设计提出了新的挑战。由于加速核的访存行为与通用处理核不同，适合通用多核处理器的cache组织形式不一定适合于加速核，因此加速核不与通用处理核共享cache。但是，由此会带来新的问题：异构多核平台上通用处理核与加速核之间共享数据交互，需要将数据多次拷贝，其中会涉及到多次内存存取，由于内存相对Cache和SPM来说，存取速度很缓慢，严重拖慢了整体的运行速度。再加通用处理核与加速核之间数据总线的带宽有限，大量的数据传输也有很大的延时，也在部分程度上影响了异构多核平台整体性能的发挥。

发明内容

为了克服现有技术的不足，本发明提出了一种新的技术手段，将通用处理核的共享L2 Cache一部分虚拟化为加速核的虚拟SPM，以绕过内存而实现通用处理核与加速核之间共享数据交互。

本方法解决技术问题所采用的技术方案是：

基于异构多核平台的加速核虚拟便笺存储器的方法，其特征在于包括如下步骤：1）将共享L2 Cache划分成普通L2 Cache和虚拟SPM两部分；2）设置一个虚拟SPM的访问接口；3）重新设置L2 Cache的替换策略；4）对虚拟SPM和内存进行统一编址；5）定义专门的虚拟SPM空间请求和释放的MIPS汇编指令。

所述的基于异构多核平台的加速核虚拟便笺存储器的方法，其特征在于：所述将共享L2 Cache划分成普通L2 Cache和虚拟SPM两部分，此处的划分是逻辑概念上的划分，而不是在物理结构上将共享L2 Cache分成两部分；根据通用处理核、加速核对虚拟SPM空间的请求，动态地将共享L2 Cache中的某些cache-line做标记，标记为1时表示该cache-line为虚拟SPM,标记为0则表示该cache-line为普通L2 Cache。

所述的基于异构多核平台的加速核虚拟便笺存储器的方法，其特征在于：所述的设置一个虚拟SPM的访问接口，该访问接口包括原有的L2 Cache控制器和新添加的虚拟SPM控制器；L2 Cache控制器通过数据总线与通用处理核的L1 Cache相连，响应处理通用处理核对普通L2 Cache的访问；虚拟SPM控制器，通过数据总线与通用处理核的L1 Cache、加速核都相连，使得通用处理核、加速核都可以访问虚拟SPM。