[发明专利]芯片部件结构体

说明书

技术领域

本发明涉及具备层叠电容器、和搭载该电容器而安装于电路基板上的内插器（interposer）的芯片部件结构体。

背景技术

当前，芯片部件，特别是小型层叠电容器被较多地利用在便携式电话等的移动终端的电路基板中。通常，层叠电容器由在多个电介质层间设有内部电极的长方体状的层叠体、和形成于在层叠体的长边方向上对置的两端面上的外部电极构成。

一般，层叠电容器通过在电路基板的安装用焊盘上载置外部电极、用焊料等的接合剂接合安装用焊盘和外部电极，来与电路基板电气、物理连接（例如参照专利文献1）。

这样的层叠电容器会由于电压施加而产生微小的机械变形，由于该变形被传递到电路基板上，有时会从电路基板产生可听声。作为解决该问题的构成，有隔着其它的部件来将电容器安装于电路基板的构成（例如参照专利文献2、3）。作为介于其间的部件，例如使用内插器或导电性支撑部件。

内插器是具备如下要素的基板：接合层叠电容器的外部电极的上表面电极、与电路基板的安装用焊盘接合的下表面电极、设于内插器的侧端面并连接上表面电极和下表面电极之间的侧面电极。

导电性支撑部件是具备下部与电路基板的安装用焊盘接合的支撑脚、通过在成对的支撑脚之间夹入层叠电容器来中空地支撑层叠电容器的部件。

专利文献

专利文献1：JP特开平8－55752号公报

专利文献2：JP特开2004－134430号公报

专利文献3：JP特开2010－123614号公报

一般，在电容器中期望小的等效串联电感（ESL），但在隔着内插器来将层叠电容器安装于电路基板的情况下，电流路径会伸长内插器中的布线量，从而导致ESL增大。

为了降低内插器的布线引起的ESL，扩大侧面电极的宽度来增大布线的截面积的情形是有效的。但是，若扩大侧面电极的宽度，则由于润湿而向上扩散的接合剂的份量增大，因此接合剂易于到达电容器的外部电极。于是，电容器的变形易于经由接合剂而传递给电路基板，变得容易在电路基板产生可听声。

发明内容

为此，本发明的目的在于，实现即使在将层叠电容器安装于电路基板时使用内插器也能在抑制电路基板上的可听声的产生的同时降低ESL的芯片部件结构体。

本发明涉及在内插器搭载了层叠电容器的芯片部件结构体。层叠电容器具备层叠体和外部电极。层叠体是层叠多个电介质层和内部电极的长方体状的构成。外部电极分别形成于层叠体的长边方向的部件端面的两面，与相互不同的内部电极电连接。内插器具备基板主体、部件连接用电极、外部连接用电极和孔内电极。基板主体形成有在两个主面开口的贯通孔。部件连接用电极与形成于内插器的一方的主面即部件搭载面的外部电极接合。外部连接用电极形成于与内插器的部件搭载面对置的主面即基板安装面。孔内电极设于贯通孔的内部，将部件连接用电极和外部连接用电极之间进行连接。在这样的构成中，将与层叠电容器的不同的外部电极连接的孔内电极设于相同的贯通孔的内部。

在该构成中，由于使用形成于内插器的贯通孔的孔内电极来将部件连接用电极和外部连接用电极之间进行连接，因此，能抑制到达层叠电容器的外部电极的焊料的份量。

另外，将与层叠电容器的不同的外部电极连接的孔内电极设于相同的贯通孔内，则各孔内电极在内插器内部产生的磁场的环面以贯通孔为中心并成为一致，另外，在各个孔内电极流过的电流反向，相互的磁场抵消。因此，降低了孔内电极的电感。

上述芯片部件结构体也可以在与基板主体的部件搭载面以及基板安装面交叉的基板端面，具备直接连接外部连接用电极和部件连接用电极的侧面电极。

在该构成中，为了直接连接侧面电极和部件连接用电极，在部件连接用电极和外部连接用电极之间并联连接侧面电极和孔内电极。因此，电流路径分散从而能降低作为芯片部件结构体整体的ESL。

上述的芯片部件结构体的内插器是将形成有侧面电极的各基板端面配置于与各基板端面平行的层叠体的部件端面的外侧的构成较合适。

另外，上述的芯片部件结构体的侧面电极是从主面法线方向观察时，形成于从基板端面进入到与层叠电容器重叠的位置为止的槽的内部的构成较合适。

在该构成中，能抑制在内插器的侧面电极润湿向上扩散从而到达层叠电容器的外部电极的接合剂的份量，能抑制在电路基板的可听声的产生。

上述的芯片部件结构体也可以具备在基板端面与部件连接用电极以及外部电极分隔开且与外部连接用电极直接连接而形成的侧面电极。