[发明专利]半导体器件的制造方法

说明书

技术领域

本申请涉及半导体器件（或半导体集成电路装置）的制造方法，尤其涉及适用于树脂模制技术的有效技术。

背景技术

日本特开2010-2630668号公报（专利文献1）涉及QFP（Quad Flat Package）、QFN（Quad Flat Non-leaded Package）等的树脂密封技术。其中公开了在栅极嵌入片上设置槽部，以使得角部的内部引线不会因模具的栅极嵌入片（Gate Insert Piece）造成的夹持压力集中而变形的技术。

在日本特开2001-320007号公报（专利文献2）或与其对应的美国专利第6744118号公报（专利文献3）中，涉及使用了引线框的单面整体模制。其中公开了为了避免与封装切割有关的各种问题，对单位器件区域间边界部的连接条（tie bar）部分实施半蚀刻的技术。

<专利文献1>日本特开2010-263066号公报

<专利文献2>日本特开2001-320007号公报

<专利文献3>美国专利第6744118号公报

发明内容

（发明要解决的问题）

在引线框部件的模制工序中，如果以转印模制为例，在用模具夹住了引线框的连接条（阻挡条，dam bar）的状态下，向腔体内供给树脂。此时，为了可以用模具的夹持部可靠地夹持连接条，夹持部的宽度比连接条的宽度大。其结果，引线（内部引线、外部引线）和悬吊引线（即，芯片焊盘支撑引线）各自的一部分也被模具夹持。而且，如果悬吊引线被模具夹持，则悬吊引线因该夹持压力而变形，连结该悬吊引线的芯片焊盘（die pad）的位置朝上方或下方移动。

在此，本申请发明人通过研究分析发现，如果芯片焊盘朝着芯片焊盘偏移（offset）的方向移动到预定的位置以后，则可能会产生封装裂纹。更详细地说，例如，对于在模制时刻芯片焊盘已经下移（downset）的引线框，如果该芯片焊盘移动到预定的位置的下方，在则芯片焊盘的下表面侧形成的密封体形成得比所希望的厚度薄。其结果发现，如果向在芯片焊盘的下表面侧形成的密封体施加应力，则成为产生封装裂纹的原因。另外，在模制时刻芯片焊盘已经上移的引线框中，如果芯片焊盘移动到预定的位置的上方，则此时，在芯片焊盘的上表面侧形成的密封体形成得也比所希望的厚度薄，所以如果向在芯片焊盘的上表面侧形成的密封体施加应力，仍成为产生封装裂纹的原因。

下面说明用来解决这样的课题的方案等，其它的目的和新颖特征，从本发明的描述和附图可以清楚地看出。

（用来解决问题的方案）

如果简要地说明本申请中公开的发明中的代表性方案的概要，则如下所述。

即，本申请的一实施方式的概要是，在各边具有引线的树脂双面密封型的半导体器件的制造方法中，在芯片焊盘部下移了的引线框的芯片焊盘支撑引线和连接条的连结部的上表面或下表面上设置凹部。

（发明的效果）

如果简要地说明由本申请中公开的发明中的代表性方案分别得到的效果，则如下所述。

即，如果使用上述本申请的一实施方式，则可以防止树脂密封时的芯片焊盘支撑引线的变形。

附图说明

图1是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（引线框准备工序结束时刻）的引线框俯视图。

图2是图1的X-X'剖面的剖面图。

图3是图1的D-D'剖面的剖面图。

图4是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（芯片键合工序结束时刻）的引线框俯视图。

图5是图4的X-X'剖面的剖面图。

图6是图4的D-D'剖面的剖面图。

图7是本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）用来说明的组装工序途中（线键合工序结束时刻）的引线框俯视图。

图8是图7的X-X'剖面的剖面图。

图9是图7的D-D'剖面的剖面图。

图10是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的主要部分（密封工艺）的组装工序途中（引线框的夹持工序）的引线框俯视图。

图11是图10的引线框的角部切出区域R1的放大俯视图。

图12是图11的M-M'的示意剖面图（引线框的夹持工序）。

图13是图10的X-X'剖面的示意剖面图（引线框的夹持工序）。