[发明专利]一种制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着半导体制造技术越来越精密，集成电路也发生着重大的变革，半导体集成电路芯片的工艺制作利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以介质层作为隔离各金属内连线的介电材料。互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管（FET）的器件，然后在BEOL（集成电路制造后段制程）中形成互连结构，其中BEOL中关键的工艺是间隙填充（Gap-fill），包括：在各种电接触之间，尤其是在FEOL（集成电路制造前段制程）各步骤过程中制造的半导体之间产生电互连网络。

随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作的影响也日益突出。对于更先进的技术节点的互连来说，工艺的趋势为采用金属硬掩膜（MHM）层刻蚀形成互连层，互连层之间的绝缘层的材料为低k介电层，金属硬掩膜层用于避免对低k介电层的损伤，以获得低纵横比的互连结构。然而，通过金属硬掩膜层采用整体（AIO-All In One）刻蚀工艺来刻蚀低k介电材料以形成互连结构的半导体器件的制作方法仍面临着很多的挑战。

现有技术中公开了一种通过金属硬掩膜层刻蚀的方法，如图1所示，为根据现有技术制作互连结构的工艺流程图。在步骤101中，在提供一半导体衬底，所述半导体衬底上形成有底部金属层，在所述半导体衬底上形成刻蚀停止层，其材料可以是含碳的氮化硅（NDC），在刻蚀停止层上形成低k介电层，在低k介电层上形成低k介电硬掩膜层，在低k介电硬掩膜层上形成金属硬掩膜层（MHM），其材料可以是氮化钛，在金属硬掩膜层上形成氧化物硬掩膜层，其材料可以是正硅酸乙酯（TEOS），在氧化物硬掩膜层上形成底部抗反射涂（Barc）层，在底部抗反射涂层上形成具有图案的光刻胶层（PR）。

在步骤102中，根据具有图案化的光刻胶层，刻蚀底部抗反射涂层形成开口，以形成具有图案的底部抗反射涂层。

在步骤103中，根据图案化的底部抗反射涂层和光刻胶刻蚀氧化物硬掩膜层，通常采用的刻蚀气体为含有氟基（F-based）的气体，即采用含有氟基的气体来刻蚀氧化物硬掩膜层，以形成第一开口。

在步骤104中，根据第一开口刻蚀金属硬掩膜层，以形成第二开口。刻蚀采用的刻蚀气体与刻蚀氧化物硬掩膜层的刻蚀剂相同，采用含有氟基的气体来刻蚀金属硬掩膜层，例如CF₄、CHF₃。然后，进行一湿法清洗工艺，去除刻蚀过程中产生的残余物。

在步骤105中，去除上述底部抗反射涂层和光刻胶层。其中，采用灰化工艺剥离去除底部抗反射涂层和光刻胶层，灰化工艺采用的气体可以为采用氮气和氧气的混合气体或者氯气和氧气的混合气体，以露出具有图案的氧化物硬掩膜层和金属硬掩膜层以及部分的低k介电层。

在步骤106中，在具有图案的氧化物硬掩膜层和金属硬掩膜层上形成另一氧化物硬掩膜层，接着采用光刻工艺（litho）在该另一氧化物硬掩膜层上形成另一底部抗反射涂层和另一图案化的光刻胶层。

在步骤107中，根据另一图案化的光刻胶层刻蚀上述另一底部抗反射涂层、氧化物硬掩膜层和低k介电层。接着，去除另一图案化的光刻胶层、另一底部抗反射涂层和另一氧化物硬掩膜层，以形成第三开口。然后，采用LRM（line-reflect-match）校准根据具有图案的金属硬掩膜层刻蚀低k介电硬掩膜层、低k介质层和刻蚀停止层，以形成沟槽。所述沟槽位于半导体衬底的底部金属层的上方，且与该底部金属层互连。也就是，采用整体刻蚀（All-in-one）工艺刻蚀低k介电硬掩膜层、低k介电层和刻蚀停止层，以形成互连结构。

在现有技术中采用含有氟基的气体刻蚀氧化物硬掩膜层和金属硬掩膜层不会产生随机沟槽缺失（random trench missing）的问题，然而，在采用含有氟基的气体刻蚀氧化物硬掩膜层的过程中，在蚀刻步骤结束后刻蚀反应腔里会有大量残留的氟聚合物，这些氟聚合物是在使用含有氟基的气体刻蚀的过程中产生的，残留的氟聚合物会与空气中的湿气相结合产生氢氟酸，氢氟酸会与氧化物硬掩膜层发生反应，损耗掉部分的氧化物硬掩膜层材料，损耗的氧化物硬掩膜层会影响互连结构的形成。

因此，目前急需一种制作半导体器件的方法，以避免氟聚合物的产生或者采用刻蚀后处理（PET）工艺以去除产生的氟聚合物。

发明内容