[发明专利]后道工序(BEOL)互连方案

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及后道工序互连方案。

背景技术

现代集成芯片包含成百万个半导体器件。通过形成在集成芯片上的器件上方的后道工序(back-end-of-the line)金属互连层来电互连半导体器件。典型的集成芯片包括多个后道工序金属互连层，该多个后道工序金属互连层包括与金属接触件(即通孔)垂直连接在一起的不同尺寸的金属线。

通常使用双镶嵌工艺来形成后道工序金属互连层。在双镶嵌工艺中，在半导体衬底的表面上沉积介电材料(例如，低k电介质、极低k电介质)。然后选择性地蚀刻介电材料以在用于通孔层和邻接的金属层的介电材料中形成空腔。在典型的先通孔双镶嵌工艺中，首先在介电材料中蚀刻通孔，然后在通孔的顶部形成金属线沟槽。在形成通孔和沟槽之后，在空腔内沉积扩散阻挡层和晶种层。然后使用电化学镀层工艺用金属(例如铜)同时填充通孔和金属沟槽。最后，使用化学机械抛光工艺平坦化衬底的表面以去除任何多余的金属。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种形成金属后道工序互连层的方法，包括：

在半导体衬底上沉积一个或多个自组装单层以限定金属互连层区域；

在所述金属互连层区域内的半导体衬底上选择性地沉积包括多个金属结构的金属互连层；以及

在所述多个金属结构之间的区域中的半导体衬底上沉积层间介电层。

在可选实施例中，沉积所述一个或多个自组装单层包括：在下面的层间介电层上选择性地沉积第一自组装单层(SAM)；在下面的金属互连层上选择性地沉积第二自组装单层(SAM)；将所述半导体衬底选择性地暴露于紫外辐射图案，其中所述紫外辐射图案降解所述第一SAM的一部分或所述第二SAM的一部分；以及，去除所述第一SAM或所述第二SAM的被降解部分以形成金属互连层区域。

在可选实施例中，所述第一SAM包括：头基，包含三氯化硅(SiCl₃)或三甲氧基甲硅烷(Si(OCH₃)₃)；烷基链；以及，端基，包含甲基。

在可选实施例中，所述第二SAM包括：头基，包含巯基或硫醇；烷基链；以及，端基，包含甲基。

在可选实施例中，所述金属互连层包括通过化学镀工艺沉积的铜金属或合金。

在可选实施例中，所述方法进一步包括：在所述金属互连层区域中沉积钯层。

在可选实施例中，所述方法进一步包括：在所述化学镀工艺期间在铜金属中加入合金掺杂物，其中所述合金掺杂物被配置成与层间介电材料反应以在所述金属互连层和所述层间介电材料之间形成自成形阻挡层。

在可选实施例中，所述合金掺杂物包括镁(Mg)、铝(Al)、铬(Cr)、锰(Mn)、钛(Ti)、锆(Zr)、银(Ag)、铌(Nb)、硼(B)、铟(In)、锡(Sn)和钼(Mo)中的一种或多种。

在可选实施例中，所述方法进一步包括：在形成所述层间介电材料之后对所述半导体衬底进行退火，对所述半导体衬底进行退火形成所述自成形阻挡层。

在可选实施例中，所述第一SAM和所述第二SAM沉积为具有基本相同的厚度。

根据本发明的另一方面，还提供了一种形成后道工序(BEOL)金属互连层的方法，包括：

在位于衬底上的下面的第一层间介电层上选择性地沉积第一自组装单层膜(SAM)；

在位于所述衬底上的下面的金属互连层上选择性地沉积第二自组装单层膜(SAM)；

将所述第一SAM或所述第二SAM选择性地暴露于辐射，其中所述辐射使所述第一SAM或所述第二SAM的一部分被降解；

去除所述第一SAM或所述第二SAM的被降解部分；

化学镀金属和合金掺杂物以在所述第一SAM或所述第二SAM的被去除区域形成包括一个或多个金属结构的第一金属互连层；

在所述多个金属结构之间的区域中的衬底上选择性地形成第二层间介电层；以及

在形成所述第二层间介电层之后对所述衬底进行退火，对所述衬底进行退火在所述多个金属结构和所述第二层间介电层之间形成自成形阻挡层。

在可选实施例中，所述方法进一步包括：在去除所述第一SAM或所述第二SAM的被降解部分之后选择性地沉积钯层。