[发明专利]半导体装置

说明书

关联申请

本申请享受以日本专利申请2012－275699号（申请日：2012年12月18日）为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

后述实施方式涉及半导体装置。

背景技术

作为半导体装置，使用MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）或者IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）等绝缘栅型晶体管。这些半导体装置要求基于低导通电阻化的低功耗化。为了实现MOSFET的低导通电阻，开发了具有在漂移层中深深地延伸的沟槽内隔着绝缘膜设置的具有源极电位的场板电极、和在场板电极的上端被p类型基极层和场板电极隔着绝缘膜夹住的栅电极的MOSFET。在该MOSFET中，由于耗尽层从相邻的场板电极在n^-类型漂移层中扩展，能够轻易耗尽n^-类型漂移层整体。因此，在该MOSFET中，能够提高n^-类型漂移层中的n类型杂质浓度而降低导通电阻。但是，由于具有源极电位的场板电极和具有栅极电位的栅电极隔着绝缘膜重叠，所以栅极－源极间电容变大。其结果，即使降低导通电阻，成为半导体装置的指标的导通电阻与输入电容之积（R·C积）仍增加。

发明内容

本发明提供一种降低导通电阻与输入电容之积的半导体装置。

本发明的实施方式的半导体装置具备：第1导电类型的第1半导体层、第2导电类型的第2半导体层、第1导电类型的第3半导体层、多个第1沟槽、多个第2沟槽、一对第1导电体、第1场板电极、一对第2导电体、第2场板电极、第1布线层、第2布线层、第1电极、第2电极、以及栅极金属。第2导电类型的第2半导体层在第1半导体层的第1表面选择性地形成。第2导电类型的第2半导体层在第1半导体层的第1表面选择性地形成。第1导电类型的第3半导体层在第2半导体层的表面选择性地形成，并具有比所述半导体层高的第1导电类型的杂质浓度。多个第1沟槽从第3半导体层的表面到达至第1半导体层，与第3半导体层以及第2半导体层邻接，并且在与第1半导体层的第1表面平行的第1方向上延伸，在与第1表面平行且与第1方向垂直的第2方向上排列。多个第2沟槽从第1表面到达至第1半导体层，与第2半导体层邻接，并且在第1方向上延伸，在第2方向上在多个第1沟槽之间排列。一对第1导电体隔着第1绝缘膜设置于第1沟槽内。第1场板电极设置于一对第1导电体之间。一对第2导电体隔着第2绝缘膜设置于第2沟槽内。第2场板电极设置于一对第2导电体之间。第1布线层具有隔着第1层间绝缘膜设置于多个第1沟槽以及多个第2沟槽上并在第2方向上延伸的主体部、和从主体部在第1方向上延伸并经由第1层间绝缘膜的第1开口部而与第1导电体电连接的多个凸部。第2布线层隔着第1层间绝缘膜设置于第2沟槽上，经由第1层间绝缘膜的第2开口部而与第2导电体电连接。第1电极与第1半导体层的与第1表面相反侧的第2表面电连接。第2电极与第2半导体层、第3半导体层、第2布线层、第1场板电极、以及第2场板电极电连接。栅极金属是在第1布线层上隔着第2层间绝缘膜而设置的，经由第2层间绝缘膜的第3开口部而与第1布线层电连接，对第1布线层提供栅极电位。

附图说明

图1是第1实施方式的半导体装置的主要部分示意俯视图。

图2是图1的A－A线处的主要部分示意剖面图。

图3是图1的B－B线处的主要部分示意剖面图。

图4是图1的C－C线处的主要部分示意剖面图。

图5是图1的D－D线处的主要部分示意剖面图。

图6是图1的E－E线处的主要部分示意剖面图。

图7是图1的F－F线处的主要部分示意剖面图。

图8是图1的G－G线处的主要部分示意剖面图。

图9是比较例的实施方式的半导体装置的主要部分示意俯视图。

图10是图9的H－H线处的主要部分示意剖面图。

图11是图9的J－J线处的主要部分示意剖面图。

图12是图9的I－I线处的主要部分示意剖面图。

图13是第2实施方式的半导体装置的主要部分示意剖面图。

具体实施方式